| 1 |
1
제 1 도전형 영역, 상기 제 1 도전형 영역과 이격되고 상기 제 1 도전형 영역과 반대의 도전형을 갖는 제 2 도전형 영역, 및 상기 제 1 도전형 영역과 상기 제 2 도전형 영역 사이의 반도체 영역을 가지며, 상기 반도체 영역은 상기 제 2 도전형 영역에 접하는 인접 영역을 포함하는 반도체 구조체;상기 반도체 영역의 상기 인접 영역 상에 절연막을 사이에 두고 형성된 게이트 전극을 포함하는 모드 선택 트랜지스터;상기 반도체 영역 상에 정보 저장막을 사이에 두고 형성된 제어 게이트 전극을 각각 포함하는 복수의 메모리 셀 트랜지스터들; 상기 제 1 도전형 영역에 전기적으로 결합되는 제 1 배선; 및상기 제 2 도전형 영역과 상기 인접 부분에 접하는 양극성 콘택을 갖는 제 2 배선을 포함하는 데이터 저장 장치
|
| 2 |
2
제 1 항에 있어서, 상기 양극성 콘택은, 상기 제 2 도전형 영역과 상기 제 2 배선 사이의 제 1 콘택인 오믹 콘택; 및상기 인접 영역과 상기 제 2 배선 사이의 제 2 콘택인 쇼트키 콘택을 포함하는 데이터 저장 장치
|
| 3 |
3
제 1 항에 있어서, 상기 제 1 및 제 2 도전형 영역은 고농도 불순물 영역을 포함하고, 상기 반도체 영역은 진성 반도체 영역 또는 상기 제 1 도전형의 저농도 불순물 영역인 데이터 저장 장치
|
| 4 |
4
제 1 항에 있어서, 상기 인접 영역과 상기 모드 선택 트랜지스터의 상기 게이트 전극 사이의 상기 절연막은, 상기 정보 저장막으로부터 연장된 적층 구조를 포함하는 데이터 저장 장치
|
| 5 |
5
제 1 항에 있어서, 상기 반도체 구조체의 구동 전하의 종류에 따라 상기 모드 선택 트랜지스터의 사전 프로그램 및 사전 소거 동작이 수행되는 데이터 저장 장치
|
| 6 |
6
제 1 항에 있어서, 상기 제 2 도전형 영역과 상기 반도체 영역은 일체로 형성된 반도체 층 또는 반도체 바디인 데이터 저장 장치
|
| 7 |
7
제 1 항에 있어서,상기 반도체 구조체의 상기 반도체 영역은 수직형 채널을 갖도록 기판의 주면 상에 수직 신장된 3 차원 구조를 갖는 데이터 저장 장치
|
| 8 |
8
제 7 항에 있어서,상기 반도체 구조체의 상기 제 1 도전형 영역은 상기 기판 상에 형성된 제 1 도전형의 불순물 영역을 포함하고, 상기 반도체 영역이 상기 제 1 도전형의 불순물 영역과 접촉하는 데이트 저장 장치
|
| 9 |
9
제 7 항에 있어서,상기 제 2 도전형 영역과 상기 반도체 영역은 중공형 실린더 구조를 갖는 일체화된 반도체 층 구조를 가지며,상기 뱐도체 층 구조의 내부에는 절연체가 채워지고, 상기 절연체가 상기 기판 쪽으로 일부 리세스되어 상기 제 2 도전형 영역과 상기 인접 영역의 표면이 상기 중공형 실린더 구조의 내측에서 노출되고,상기 제 2 배선이 상기 제 2 도전형 영역과 상기 인접 영역의 노출된 내측 표면에 접하여 상기 양극성 콘택이 형성되는 데이터 저장 장치
|
| 10 |
10
제 9 항에 있어서,상기 중공형 실린더 구조의 저부는 상기 기판의 표면 상으로 연장된 데이터 저장 장치
|
| 11 |
11
제 9 항에 있어서,상기 제 2 도전형 영역과 상기 반도체 영역은 솔리드형 반도체 기둥 구조를 가지며, 상기 제 2 배선이 상기 제 2 도전형 영역과 상기 인접 영역의 노출된 외측 표면에 접하여 상기 양극성 콘택이 형성되는 데이터 저장 장치
|
| 12 |
12
제 9 항에 있어서,상기 제 2 도전형 영역과 상기 반도체 영역은 솔리드형 반도체 기둥 구조를 가지며, 상기 제 2 배선이 상기 솔리드형 기둥 구조의 상기 제 2 도전형 영역의 단부에서부터 상기 인접 영역까지의 깊이를 갖는 관통 홀을 채워 상기 양극성 콘택이 형성되는 데이터 저장 장치
|
| 13 |
13
제 1 항에 있어서,상기 반도체 구조체의 상기 반도체 영역은 수평형 채널을 갖도록 기판의 주면 상에 수평 적층되는 3 차원 구조를 갖는 데이터 저장 장치
|
| 14 |
14
제 1 항에 있어서,상기 정보 저장막 및 상기 제어 게이트 전극은, SMArT 구조, TCAT 구조, BiCS 구조, P-BiCS 구조, VRAT 구조, 수직 게이트 구조 및 채널 스택형 구조를 갖는 데이터 저장 장치
|
| 15 |
15
제 1 항에 있어서,상기 제 1 배선은 공통 소스 라인이고, 상기 제 2 배선은 비트 라인인 데이터 저장 장치
|
| 16 |
16
제 1 항에 있어서, 상기 데이터 저장 장치의 구동 전하의 종류에 따라 상기 모드 선택 트랜지스터의 사전 프로그램 및 사전 소거 동작에 의한 상기 인접 영역의 전하 축적이 수행되는 데이터 저장 장치
|
| 17 |
17
제 1 항에 있어서,상기 모드 선택 트랜지스터의 상기 게이트 전극에 음의 전압이 인가되면, 상기 데이터 저장 장치는 상기 반도체 영역을 흐르는 홀 전류에 의해 구동되고, 상기 모드 선택 트랜지스터의 상기 게이트 전극에 양의 전압이 인가되면, 상기 데이터 저장 장치는 상기 반도체 영역을 흐르는 전자 전류에 의해 구동되는 데이터 저장 장치
|
| 18 |
18
제 1 항에 있어서,상기 반도체 구조체가 홀 전류에 의해 구동되는 경우, 상기 데이터 저장 장치는 정궤환 다이오드형 동작 방식으로 구동되고,상기 반도체 구조체가 전자 전류에 의해 구동되는 경우, 상기 데이터 저장 장치는 전계 효과 트랜지스터형 동작 방식으로 구동되는 데이터 저장 장치
|
| 19 |
19
제 1 항에 기재의 데이터 저장 장치의 구동 방법으로서, 상기 모드 선택 트랜지스터의 상기 게이트 전극에 인가되는 전압 극성에 따라 정궤환 다이오드형 동작 방식 및 전계 효과 트랜지스터형 동작 방식에 기반한 읽기 단계를 포함하는 데이터 저장 장치의 구동 방법
|
| 20 |
20
제 19 항에 있어서, 상기 제 1 도전형은 n 형이고, 상기 제 2 도전형은 p 형이며, 상기 모드 선택 트랜지스터의 상기 게이트 전극에 음의 동작 전압이 인가되면 상기 정궤환 다이오드형 동작 방식으로 구동되고, 상기 게이트 전극에 양의 동작 전압이 인가되면 상기 전계 효과 트랜지스터형 동작 방식으로 구동되는 데이터 저장 장치의 구동 방법
|
| 21 |
21
제 19 항에 있어서,상기 읽기 단계의 동작 방식에 따라, 상기 모드 선택 트랜지스터의 사전 프로그램 단계 또는 사전 소거 단계를 더 포함하는 데이터 저장 장치의 구동 방법
|
| 22 |
22
제 19 항에 기재의 데이터 저장 장치의 구동 방법으로서, 상기 복수의 메모리 셀 트랜지스터들 중 선택된 메모리 셀 트랜지스터의 읽기 단계 이전에, 상기 반도체 영역의 전압 부스팅을 방지하기 위한 초기 충전 단계가 수행되는 데이터 저장 장치의 구동 방법
|
| 23 |
23
제 22 항에 기재의 데이터 저장 장치의 구동 방법으로서,상기 초기 충전 단계는, 상기 모드 선택 트랜지스터에 연결된 모드 선택 라인에는 음의 턴온 전압을 인가하는 단계;선택된 메모리 셀 트랜지스터의 하위 메모리 셀 트랜지스터들과 상위 인접 메모리 셀 트랜지스터에는 양의 패스 전압을 인가하는 단계; 및상기 선택된 메모리 셀 트랜지스터의 재상위 메모리 셀 트랜지스터들에는 음의 패스 전압을 인가하는 단계를 포함하는 데이터 저장 장치의 구동 방법
|
| 24 |
24
제 23 항에 있어서, 상기 읽기 단계는,접지 선택 라인에는 턴-오프 전압을 인가하고, 상기 선택된 메모리 셀 트랜지스터의 워드 라인에 검증 전압보다 작은 전압을 인가하는 단계;공통 소스 라인 및 비선택된 비트 라인에 동작 전압을 인가하는 단계;상기 선택된 메모리 셀 트랜지스터의 워드 라인에 읽기 전압을 인가하는 단계; 및상기 접지 선택 라인에 턴온 전압을 인가하는 단계를 포함하는 데이터 저장 장치의 구동 방법
|
| 25 |
25
제 22 항에 있어서,상기 초기 충전 단계는, 상기 모드 선택 트랜지스터의 모드 선택 라인과 접지 선택 라인에 양의 턴온 전압을 인가하는 단계; 및비선택된 메모리 셀 트랜지스터들의 워드 라인들에 양의 패스 전압을 인가하는 단계를 포함하는 데이터 저장 장치의 구동 방법
|
| 26 |
26
제 25 항에 있어서,상기 읽기 단계는, 상기 선택된 비트 라인에는 동작 전압을 인가하고, 비선택된 비트 라인은 접지시키는 단계; 및상기 선택된 메모리 셀 트랜지스터의 워드 라인에 읽기 전압을 인가하고 비선택된 메모리 셀 트랜지스터의 워드 라인에는 패스 전압을 인가하는 단계를 포함하는 데이터 저장 장치의 구동 방법
|
| 27 |
27
제 22 항에 있어서,상기 읽기 단계의 동작 방식에 따라, 상기 모드 선택 트랜지스터의 사전 프로그램 단계 또는 사전 소거 단계를 더 포함하는 데이터 저장 장치의 구동 방법
|
