맞춤기술찾기
이전대상기술
가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
- 기술번호 : KST2015159048
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 가변 저항 구조물 및 이를 포함하는 상변화 메모리 장치가 개시된다. 하부 전극을 형성한 후, 하부 전극 상에 하부, 하부 보다 작은 면적을 갖는 중앙부 및 하부와 실질적으로 동일한 면적을 갖는 상부를 포함하는 가변 저항 부재를 형성한다. 가변 저항 부재 상에는 상부 전극이 형성된다. 중앙부가 상부 및 하부에 비하여 작은 면적을 갖는 가변저항 부재의 구조를 개선함으로써, 상변화 영역이 하부 전극으로부터 이격되어 가변 저항 부재의 중앙부를 중심으로 형성된다. 반복적인 상변화 과정에서도 상변화에 기인하는 가변 저항 부재의 부피 변화의 의한 응력이 하부 전극에 집중되는 현상을 방지하여 가변 저항 구조물의 신뢰성을 향상시킬 수 있다. 또한, 상변화에 요구되는 열이 하부 전극과 가변 저항 부재의 계면으로부터 이격되어 가변 저항 부재의 중앙부에서 발생하기 때문에, 이러한 열에 의하여 하부 전극의 구성 원자들이 가변 저항 부재 내로 확산되어 가변 저항 부재의 비저항이 변화하는 현상을 방지할 수 있다. 더욱이, 가변 저항 부재의 중앙부에서만 열이 발생하기 때문에 종래의 상변화 메모리 장치가 갖는 높은 상전이 전류를 감소시킬 수 있다. |
|---|---|
| Int. CL | H01L 27/115 (2006.01) |
| CPC | H01L 45/06(2013.01) H01L 45/06(2013.01) H01L 45/06(2013.01) H01L 45/06(2013.01) H01L 45/06(2013.01) |
| 출원번호/일자 | 1020040117658 (2004.12.31) |
| 출원인 | 재단법인서울대학교산학협력재단 |
| 등록번호/일자 | 10-0695682-0000 (2007.03.09) |
| 공개번호/일자 | 10-2006-0079455 (2006.07.06) 문서열기 |
| 공고번호/일자 | (20070315) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2004.12.31) |
| 심사청구항수 | 26 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 재단법인서울대학교산학협력재단 | 대한민국 | 서울특별시 관악구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 황철성 | 대한민국 | 경기 성남시 분당구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 박영우 | 대한민국 | 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 재단법인서울대학교산학협력재단 | 대한민국 | 서울특별시 관악구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | 특허출원서 Patent Application |
2004.12.31 | 수리 (Accepted) | 1-1-2004-0630533-19 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2006.03.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2006.04.14 | 수리 (Accepted) | 9-1-2006-0025251-36 |
| 4 | 의견제출통지서 Notification of reason for refusal |
2006.06.13 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0335440-90 |
| 5 | 명세서등보정서 Amendment to Description, etc. |
2006.08.11 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2006-0575640-30 |
| 6 | 의견서 Written Opinion |
2006.08.11 | 수리 (Accepted) | 1-1-2006-0575641-86 |
| 7 | 등록결정서 Decision to grant |
2006.12.12 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0740942-97 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2008.01.29 | 수리 (Accepted) | 4-1-2008-5015497-73 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.08.22 | 수리 (Accepted) | 4-1-2014-5100909-62 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.20 | 수리 (Accepted) | 4-1-2015-5036045-28 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 하부 전극;상기 하부 전극 상에 위치하는 하부, 상기 하부 상에 위치하며 양측으로부터 리세스가 형성되어 상기 하부보다 좁은 폭을 갖는 중앙부 및 상기 중앙부 상에 위치하는 상부를 구비하는 가변 저항 부재; 및상기 가변 저항 부재 상에 형성된 상부 전극을 포함하는 가변 저항 구조물 |
| 2 |
2 제 1 항에 있어서, 상기 하부 전극을 매립하는 절연 패턴을 더 포함하는 것을 특징으로 하는 가변 저항 구조물 |
| 3 |
3 제 1 항에 있어서, 상기 가변 저항 부재의 상부 및 하부는 실질적으로 동일한 폭을 가지며, 상기 중앙부의 리세스는 상기 상부 및 하부의 폭의 1/4 내지 2/5의 폭을 갖는 것을 특징으로 하는 가변 저항 구조물 |
| 4 |
4 제 3 항에 있어서, 상기 가변 저항 부재의 하부와 상기 하부 전극은 실질적으로 동일한 폭을 가지며, 상기 가변 저항 부재의 상부와 상기 상부 전극은 실질적으로 동일한 폭을 갖는 것을 특징으로 하는 가변 저항 구조물 |
| 5 |
5 제 1 항에 있어서, 상기 가변 저항 부재를 감싸는 보호 부재를 더 포함하는 것을 특징으로 하는 가변 저항 구조물 |
| 6 |
6 제 5 항에 있어서, 상기 보호 부재는 상기 가변 저항 부재의 하부, 중앙부 및 상부를 각기 매립하는 제1 절연 패턴, 제2 절연 패턴 및 제3 절연 패턴을 포함하는 것을 특징으로 하는 가변 저항 구조물 |
| 7 |
7 제 6 항에 있어서, 상기 제3 절연 패턴은 상기 상부 전극을 매립하는 것을 특징으로 하는 가변 저항 구조물 |
| 8 |
8 제 6 항에 있어서, 상기 제1 내지 제3 절연 패턴들은 각기 산화물, 질화물 및 산질화물로 이루어진 그룹 중에서 선택된 동일하거나 상이한 물질을 포함하는 것을 특징으로 하는 가변 저항 구조물 |
| 9 |
9 제 6 항에 있어서, 상기 제1 및 제3 절연 패턴들과 상기 제2 절연 패턴은 각기 산화물 또는 질화물을 식각하는 식각 가스 또는 식각 용액에 대하여 서로 상이한 식각율을 갖는 물질을 포함하는 것을 특징으로 하는 가변 저항 구조물 |
| 10 |
10 제 9 항에 있어서, 상기 제1 및 제3 절연 패턴들은 불순물이 제1 농도로 도핑된 산화물을 포함하며, 상기 제2 절연 패턴은 불순물이 제2 농도로 도핑된 산화물 또는 불순물이 도핑되지 않은 산화물을 포함하는 것을 특징으로 하는 가변 저항 구조물 |
| 11 |
11 하부 전극;상기 하부 전극 상에 위치하며 제1 면적을 갖는 하부, 상기 하부 상에 위치하며 상기 제1 면적보다 작은 제2 면적을 갖는 중앙부 및 상기 중앙부 상에 위치하며 상기 제1 면적과 실질적으로 동일한 제3 면적을 갖는 상부를 구비하는 가변 저항 부재; 및상기 가변 저항 부재 상에 형성된 상부 전극을 포함하는 가변 저항 구조물 |
| 12 |
12 제 11 항에 있어서, 상기 가변 저항 부재의 중앙부의 폭은 상기 상부 및 하부의 폭의 1/5 내지 1/2인 것을 특징으로 하는 가변 저항 구조물 |
| 13 |
13 하부 전극을 형성하는 단계; 상기 하부 전극 상에 하부, 상기 하부 보다 작은 면적을 갖는 중앙부 및 상기 하부와 실질적으로 동일한 면적을 갖는 상부를 포함하는 가변 저항 부재를 형성하는 단계; 및 상기 가변 저항 부재 상에 상부 전극을 형성하는 단계를 포함하는 가변 저항 구조물의 제조 방법 |
| 14 |
14 제 13 항에 있어서, 상기 하부 전극을 형성하는 단계는, 층간 절연막 상에 하부 개구를 갖는 절연 패턴을 형성하는 단계; 상기 하부 개구를 채우면서 상가 절연 패턴 상에 제1 도전막을 형성하는 단계; 및 상기 제1 도전막을 부분적으로 제거하여 상기 개구에 매립되는 상기 하부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 15 |
15 제 13 항에 있어서, 상기 가변 저항 부재를 매립하는 보호 부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 16 |
16 제 15 항에 있어서, 상기 보호 부재를 형성하는 단계는, 상기 하부 전극 상에 제1 절연막, 제2 절연막 및 제3 절연막을 순차적으로 형성하는 단계; 및 상기 제1 절연막, 제2 절연막 및 제3 절연막을 차례로 패터닝하여 전체적으로 상기 하부 전극을 노출시키는 개구를 갖는 제1 절연 패턴, 제2 절연 패턴 및 제3 절연 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 17 |
17 제 16 항에 있어서, 상기 개구를 갖는 제1 절연 패턴, 제2 절연 패턴 및 제3 절연 패턴을 형성하는 단계는, 상기 제1 내지 제3 절연 패턴들을 건식 식각하여 상기 하부 전극을 부분적으로 노출시키는 제1 개구를 형성하는 단계; 및 상기 제1 및 제3 절연 패턴들을 습식 식각하여 상기 하부 전극을 노출시키는 제2 개구를 형성하는 단계를 더 포함하는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 18 |
18 제 16 항에 있어서, 상기 제2 절연 패턴은 상기 제1 및 제3 절연 패턴에 보다 상기 하부 전극의 내측을 향하여 돌출되는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 19 |
19 제 18 항에 있어서, 상기 가변 저항 부재를 형성하는 단계는 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정 또는 원자층 증착 공정을 이용하여 상기 개구를 칼코겐 화합물로 매립하는 단계를 더 포함하는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 20 |
20 제 15 항에 있어서, 상기 보호 부재 및 상기 가변 저항 부재를 형성하는 단계는, 상기 하부 전극 상에 제1 개구를 갖는 제1 절연 패턴을 형성하는 단계; 상기 제1 개구를 매립하는 제1 상변화 물질층을 형성하는 단계; 상기 제1 절연 패턴 및 상기 제1 상변화 물질층 상에 제2 개구를 갖는 제2 절연 패턴을 형성하는 단계; 상기 제2 개구를 매립하는 제2 상변화 물질층을 형성하는 단계; 및 상기 제2 절연 패턴 및 상기 제2 상변화 물질층 상에 제3 상변화 물질층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 21 |
21 제 20 항에 있어서, 상기 제1 내지 제3 상변화 물질층들은 각기 스퍼터링 공정, 진공 증착 공정 또는 펄스 레이저 증착 공정을 이용하여 형성되는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 22 |
22 제 20 항에 있어서, 상기 보호 부재를 형성하는 단계는 상기 상부 전극을 덮는 제3 절연 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 가변 저항 구조물의 제조 방법 |
| 23 |
23 콘택 영역이 형성된 반도체 기판;상기 콘택 영역에 전기적으로 연결되는 하부 전극;상기 하부 전극 상에 위치하며 제1 면적을 갖는 하부, 상기 하부 상에 위치하며 상기 제1 면적보다 작은 제2 면적을 갖는 중앙부 및 상기 중앙부 상에 위치하며 상기 제1 면적과 실질적으로 동일한 제3 면적을 갖는 상부를 구비하는 가변 저항 부재; 및상기 가변 저항 부재 상에 형성된 상부 전극을 포함하는 상변화 메모리 장치 |
| 24 |
24 제 23 항에 있어서, 상기 가변 저항 부재를 감싸는 보호 부재를 더 구비하는 것을 특징으로 하는 상변화 메모리 장치 |
| 25 |
25 반도체 기판 상에 콘택 영역을 형성하는 단계;상기 콘택 영역에 전기적으로 연결되는 하부 전극을 형성하는 단계;상기 하부 전극 상에, 제1 면적을 갖는 하부, 상기 하부 상에 위치하며 상기 제1 면적보다 작은 제2 면적을 갖는 중앙부 및 상기 중앙부 상에 위치하며 상기 제1 면적과 실질적으로 동일한 제3 면적을 갖는 상부를 구비하는 가변 저항 부재를 형성하는 단계; 및상기 가변 저항 부재 상에 상부 전극을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법 |
| 26 |
26 제 25 항에 있어서, 상기 가변 저항 부재를 매립하는 보호 부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법 |
| 27 |
26 제 25 항에 있어서, 상기 가변 저항 부재를 매립하는 보호 부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 국가 R&D 정보가 없습니다. |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-0695682-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20041231 출원 번호 : 1020040117658 공고 연월일 : 20070315 공고 번호 : 특허결정(심결)연월일 : 20061212 청구범위의 항수 : 26 유별 : H01L 27/115 발명의 명칭 : 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 존속기간(예정)만료일 : 20150310 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 재단법인서울대학교산학협력재단 서울특별시 관악구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 742,500 원 | 2007년 03월 09일 | 납입 |
| 제 4 년분 | 금 액 | 612,000 원 | 2010년 02월 26일 | 납입 |
| 제 5 년분 | 금 액 | 612,000 원 | 2011년 03월 03일 | 납입 |
| 제 6 년분 | 금 액 | 795,600 원 | 2012년 06월 11일 | 납입 |
| 제 7 년분 | 금 액 | 1,088,000 원 | 2013년 03월 11일 | 납입 |
| 제 8 년분 | 금 액 | 1,088,000 원 | 2014년 03월 03일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | 특허출원서 | 2004.12.31 | 수리 (Accepted) | 1-1-2004-0630533-19 |
| 2 | 선행기술조사의뢰서 | 2006.03.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2006.04.14 | 수리 (Accepted) | 9-1-2006-0025251-36 |
| 4 | 의견제출통지서 | 2006.06.13 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0335440-90 |
| 5 | 명세서등보정서 | 2006.08.11 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2006-0575640-30 |
| 6 | 의견서 | 2006.08.11 | 수리 (Accepted) | 1-1-2006-0575641-86 |
| 7 | 등록결정서 | 2006.12.12 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0740942-97 |
| 8 | 출원인정보변경(경정)신고서 | 2008.01.29 | 수리 (Accepted) | 4-1-2008-5015497-73 |
| 9 | 출원인정보변경(경정)신고서 | 2014.08.22 | 수리 (Accepted) | 4-1-2014-5100909-62 |
| 10 | 출원인정보변경(경정)신고서 | 2015.03.20 | 수리 (Accepted) | 4-1-2015-5036045-28 |
| 기술정보가 없습니다 |
|---|
| 과제고유번호 | 1415079066 |
|---|---|
| 세부과제번호 | B0000058 |
| 연구과제명 | 마이크로나노반도체연구기반혁신사업 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가원 |
| 연구주관기관명 | 서울대학교 |
| 성과제출연도 | 2007 |
| 연구기간 | 200306~200805 |
| 기여율 | 1 |
| 연구개발단계명 | 응용연구 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020100051836] | 액정 표시 장치, 이의 제조 방법 및 액정 배향 기판의 제조 방법 | 새창보기 |
|---|---|---|
| [1020090094928] | 기둥형 단결정 채널 및 가상 소스/드레인을 갖는 낸드 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
| [1020090062763] | 비대칭 쇼트키 장벽을 이용한 ＴＦＥＴ 및 그 제조방법 | 새창보기 |
| [1020090049080] | 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법 | 새창보기 |
| [1020090004048] | 공동 공진기 및 필터 | 새창보기 |
| [1020080138639] | 모스 장벽을 이용한 단전자 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020080090354] | 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
| [1020080081792] | 수직 게이트를 갖는 4비트 메모리 셀 및 이를 이용한 노아 플래시 메모리 어레이와 그 제조방법 | 새창보기 |
| [1020080063980] | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | 새창보기 |
| [1020080043908] | 리세스 채널을 가지는 듀얼게이트 단전자 트랜지스터 및 그제조방법 | 새창보기 |
| [1020080029443] | 증식형 소자를 이용한 고주파 스위치 회로 | 새창보기 |
| [1020080026239] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020080015082] | 게이트 리세스 및 게이트 형성방법 | 새창보기 |
| [1020080014683] | 실리콘 습식 식각을 이용한 금속-절연체-금속 캐패시터 및그 제조 방법 | 새창보기 |
| [1020080014125] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
| [1020080010968] | 모바일 기반 논리 회로 | 새창보기 |
| [1020080005253] | 수직 양자점을 갖는 단전자 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020070078486] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
| [1020070065754] | 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 | 새창보기 |
| [1020070053722] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
| [1020060043363] | 질소 가스의 폭발적 배출을 이용한 미세 유체 흡입 펌프 | 새창보기 |
| [1020060010766] | 범위 매칭 셀 및 이를 이용한 캠 | 새창보기 |
| [1020060010184] | 저전력 대신호를 위한 구동기 및 이를 탑재한 이더넷송수신기 | 새창보기 |
| [1020050076559] | 생체적합한 초탄성 합금 재질의 마이크로 스파이크 및 그제작 방법 | 새창보기 |
| [1020050075876] | 가요성 표시 장치 | 새창보기 |
| [1020050042884] | 관성력을 검지하는 ＭＥＭＳ 소자의 민감도 및 오프셋을조정하는 장치 및 방법 | 새창보기 |
| [1020050011392] | 3차원 구조의 마이크로 스파이크 및 그 제조 방법 | 새창보기 |
| [1020040117658] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
| [1020040088197] | 액정 소자 및 그 제조 방법 | 새창보기 |
| [1020040051436] | 액정 소자 및 그 제조 방법 | 새창보기 |
| [1020040036477] | 다중모드 구조의 반투과형 액정표시장치 | 새창보기 |
중요키워드
| [KST2016009033][서울대학교] | 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF) | 새창보기 |
|---|---|---|
| [KST2015159288][서울대학교] | 상변화 메모리 셀 및 그의 제조 방법 | 새창보기 |
| [KST2015159625][서울대학교] | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
| [KST2015159989][서울대학교] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
| [KST2015159788][서울대학교] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
| [KST2015137540][서울대학교] | 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법 | 새창보기 |
| [KST2017007743][서울대학교] | 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device) | 새창보기 |
| [KST2015135007][서울대학교] | 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160753][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | 새창보기 |
| [KST2015159156][서울대학교] | 상변화 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2016016716][서울대학교] | 저항 변화 메모리 소자(Resistive random access memory) | 새창보기 |
| [KST2015159958][서울대학교] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015159071][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
| [KST2015135300][서울대학교] | 칼코제나이드계 박막 증착방법 | 새창보기 |
| [KST2015160002][서울대학교] | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | 새창보기 |
| [KST2015136740][서울대학교] | 비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160451][서울대학교] | 수직채널 이중 게이트 구조를 갖는 메모리 셀 | 새창보기 |
| [KST2015159369][서울대학교] | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 | 새창보기 |
| [KST2015160721][서울대학교] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
| [KST2015160911][서울대학교] | 상변화 메모리 소자 및 그의 제조방법 | 새창보기 |
| [KST2015160069][서울대학교] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
| [KST2015142970][서울대학교] | 전자이주 효과를 이용한 메모리 셀 | 새창보기 |
| [KST2015136779][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
| [KST2016016184][서울대학교] | 생흡수성 및 생분해성 물질로 제조되는 비휘발성 저항 기억 소자(Bioresorbable and Biodegradable non-volatile resistive memory device) | 새창보기 |
| [KST2015159333][서울대학교] | 다중 비트 상변화 메모리 소자의 단위 셀 | 새창보기 |
| [KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015135702][서울대학교] | 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ＳＳＬ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법 | 새창보기 |
| [KST2015160224][서울대학교] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
| [KST2015160182][서울대학교] | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|