맞춤기술찾기

이전대상기술

삼차원 낸드 플래시 메모리 및 그 제조방법

  • 기술번호 : KST2019000315
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 삼차원 낸드 플래시 메모리 및 그 제조방법에 관한 것이다. 또한, 본 발명은 기판 상에 복수의 절연층과 희생층을 교대로 적층하는 단계와, 상기 적층된 복수의 절연층과 희생층을 수직으로 관통하여 기판 상면이 노출되도록 채널 홀을 형성하는 단계와, 상기 형성된 채널 홀의 내면에 절연막을 형성하는 단계와, 상기 절연막이 형성된 채널 홀에 채널층을 형성하는 단계와, 상기 희생층을 에칭하여 제거하되 상기 채널 홀에 인접한 일부의 희생층을 남겨 전하 포획을 위한 트랩층으로 형성하는 단계와, 상기 절연층 및 상기 트랩층의 표면을 따라 블로킹 절연막을 형성하는 단계 및 상기 블로킹 절연막이 형성된 절연층들의 사이에 게이트 전극을 형성하는 단계를 구비하여, 하나의 공정을 통해 희생층의 에칭과 트랩층의 형성이 이루어지게 함으로써, 공정 과정을 단축시킬 수 있고, 이러한, 공정 과정의 단축에 의한 생산성 향상을 기대할 수 있다.
Int. CL H01L 27/11551 (2017.01.01) H01L 27/11524 (2017.01.01) H01L 27/11529 (2017.01.01) H01L 29/78 (2006.01.01) H01L 29/66 (2006.01.01)
CPC H01L 27/11551(2013.01) H01L 27/11551(2013.01) H01L 27/11551(2013.01) H01L 27/11551(2013.01) H01L 27/11551(2013.01)
출원번호/일자 1020170091927 (2017.07.20)
출원인 고려대학교 산학협력단
등록번호/일자 10-1970316-0000 (2019.04.12)
공개번호/일자 10-2019-0009937 (2019.01.30) 문서열기
공고번호/일자 (20190418) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.07.20)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김태근 대한민국 경기도 성남시 분당구
2 최신환 대한민국 경기도 광명시 하안로 *

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인주원 대한민국 서울특별시 강남구 언주로 ***, *층(논현동, 건설회관)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.07.20 수리 (Accepted) 1-1-2017-0696299-03
2 선행기술조사의뢰서
Request for Prior Art Search
2018.02.06 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2018.03.26 수리 (Accepted) 9-1-2018-0012316-26
4 의견제출통지서
Notification of reason for refusal
2018.09.17 발송처리완료 (Completion of Transmission) 9-5-2018-0638959-61
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.10.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-1045777-93
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.10.23 수리 (Accepted) 1-1-2018-1045776-47
7 등록결정서
Decision to grant
2019.03.15 발송처리완료 (Completion of Transmission) 9-5-2019-0192334-42
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판의 상측 방향으로 수직하게 형성되어 소스 라인에 전기적으로 연결되는 채널층;상기 채널층을 감싸며 기판의 상측 방향으로 수직하게 형성되는 절연막;상기 절연막에 수직하게 접하면서 기판과 수평한 복수의 층으로 형성되는 절연층;상기 복수의 절연층 사이에 각각 형성되고, 적어도 한 면이 상기 절연막에 접하며 상기 채널층과 상기 절연막에 나란하게 형성되는 복수의 트랩층;상기 절연층의 외면과 상기 트랩층의 외면을 따라 형성되는 블로킹 절연막; 및 상기 블로킹 절연막에 의해 상기 트랩층과 분리되어 상기 절연층의 사이에 형성되고 비트 라인에 전기적으로 연결되는 게이트 전극;을 포함하고,상기 트랩층은,상기 절연층과 교대로 적층되어 상기 절연층의 사이에 개재된 희생층을 에칭하여 제거할 때, 상기 희생층의 에칭 시간을 조절하여 모든 희생층이 제거되기 전에 에칭을 정지함으로써 형성되는 것을 특징으로 하는 삼차원 낸드 플래시 메모리
2 2
삭제
3 3
제 1항에 있어서,상기 트랩층은 상기 절연막에 의해 상기 채널층과 분리되고, 상기 채널층과 상기 게이트 전극 사이에 문턱 전압 이상의 전압이 인가되었을 때 상기 채널층으로부터 상기 절연막을 통과한 전하가 포획되는 것을 특징으로 하는 삼차원 낸드 플래시 메모리
4 4
제 1항에 있어서,상기 절연막과 상기 절연층은 실리콘 옥사이드(SiO2)를 포함하는 산화막으로 형성되고, 상기 트랩층은 실리콘 나이트라이드(Si3N4)를 포함하는 질화막으로 형성되며, 상기 블로킹 절연막은 사파이어(Al2O3)를 포함하는 산화막으로 형성되는 것을 특징으로 하는 삼차원 낸드 플래시 메모리
5 5
제 1항에 있어서,상기 채널층은 폴리 실리콘(poly silicon)으로 형성되고, 상기 게이트 전극은 질화탄탈늄(TaN)을 포함하는 금속으로 형성되는 것을 특징으로 하는 삼차원 낸드 플래시 메모리
6 6
(1) 기판 상에 복수의 절연층과 희생층을 교대로 적층하는 단계;(2) 상기 적층된 복수의 절연층과 희생층을 수직으로 관통하여 기판 상면이 노출되도록 채널 홀을 형성하는 단계;(3) 상기 형성된 채널 홀의 내면에 절연막을 형성하는 단계;(4) 상기 절연막이 형성된 채널 홀에 채널층을 형성하는 단계;(7) 상기 희생층을 에칭하여 제거하되, 상기 채널 홀에 인접한 일부의 희생층을 남겨 전하 포획을 위한 트랩층으로 형성하는 단계;(8) 상기 절연층 및 상기 트랩층의 표면을 따라 블로킹 절연막을 형성하는 단계; 및(9) 상기 블로킹 절연막이 형성된 절연층들의 사이에 게이트 전극을 형성하는 단계;를 포함하는 삼차원 낸드 플래시 메모리의 제조방법
7 7
제 6항에 있어서,상기 제 (4)단계와 상기 제 (7)단계 사이에,(5) 상기 채널층이 형성된 채널 홀의 빈 공간에 절연 물질을 채우는 단계;를 더 포함하는 것을 특징으로 하는 삼차원 낸드 플래시 메모리의 제조방법
8 8
제 7항에 있어서,상기 제 (5)단계와 상기 제 (7)단계 사이에,(6) 상기 채널 홀과 소정 간격만큼 이격된 위치에서 상기 적층된 절연층과 희생층을 식각하여 기판 상면이 노출되도록 슬릿을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 삼차원 낸드 플래시 메모리의 제조방법
9 9
제 6항에 있어서, 상기 제 (7)단계에서 상기 트랩층은, 상기 희생층의 에칭 시간을 조절하여 모든 희생층이 제거되기 전에 에칭을 정지함으로써 형성되는 것을 특징으로 하는 삼차원 낸드 플래시 메모리의 제조방법
10 10
제 6항에 있어서,상기 트랩층은 상기 절연막에 의해 상기 채널층과 분리되고, 상기 채널층과 상기 게이트 전극 사이에 문턱 전압 이상의 전압이 인가되었을 때 상기 채널층으로부터 상기 절연막을 통과한 전하가 포획되는 것을 특징으로 하는 삼차원 낸드 플래시 메모리의 제조방법
11 11
제 6항에 있어서,상기 절연막과 상기 절연층은 실리콘 옥사이드(SiO2)를 포함하는 산화막으로 형성되고, 상기 트랩층은 실리콘 나이트라이드(Si3N4)를 포함하는 질화막으로 형성되며, 상기 블로킹 절연막은 사파이어(Al2O3)를 포함하는 산화막으로 형성되는 것을 특징으로 하는 삼차원 낸드 플래시 메모리의 제조방법
12 12
제 6항에 있어서,상기 채널층은 폴리 실리콘(poly silicon)으로 형성되고, 상기 게이트 전극은 질화탄탈늄(TaN)을 포함하는 금속으로 형성되는 것을 특징으로 하는 삼차원 낸드 플래시 메모리의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.