1 |
1
모스 전계효과 전자소자(Metal Oxide Semiconductor Field-Effect Transistor); 및나노구조체의 드레인 영역이 상기 모스 전계효과 전자소자의 드레인 영역과 직렬 연결되는 피드백 전계효과 전자소자(Feedback Field-Effect Transistor)를 포함하고,상기 나노구조체의 소오스 영역에 소오스 전압(VSS)이 입력되고, 상기 모스 전계효과 전자소자의 소오스 영역에 드레인 전압(VDD)이 입력되면서 상기 피드백 전계효과 전자소자의 게이트 전극과 상기 모스 전계효과 전자소자의 게이트 전극에 입력되는 입력 전압(VIN)의 레벨에 따라 변화되는 출력 전압(VOUT)에 기반하여 논리 연산을 수행하는 것을 특징으로 하는로직 인 메모리 인버터
|
2 |
2
제1항에 있어서,상기 입력 전압(VIN)의 레벨에 따라 상기 피드백 전계효과 전자소자 내 포텐셜 장벽의 높이가 제어되고, 상기 제어된 높이에 따라 양성 피드백 루프의 발생이 제어됨에 따라 상기 소오스 전압(VSS), 상기 드레인 전압(VDD) 및 상기 입력 전압(VIN)의 레벨이 제로 레벨로 전환되는 경우에 상기 수행된 논리 연산에 따른 논리 상태를 유지하는 것을 특징으로 하는로직 인 메모리 인버터
|
3 |
3
제2항에 있어서,상기 피드백 전계효과 전자소자는 상기 입력 전압(VIN)의 레벨이 로우 레벨에서 제로 레벨로 전환되는 경우, 상기 로우 레벨에 기반한 포텐셜 장벽의 높이가 상기 나노 구조체의 드레인 영역과 소스 영역으로부터 채널 영역으로 주입되는 전자와 정공을 막아주어 상기 피드백 전계효과 전자소자의 드레인 전압의 에너지 레벨이 하이 상태의 에너지 레벨로 유지됨에 따라 상기 수행된 논리 연산에 따른 논리 상태를 하이 상태로 유지하는 것을 특징으로 하는로직 인 메모리 인버터
|
4 |
4
제2항에 있어서,상기 피드백 전계효과 전자소자는 상기 입력 전압(VIN)의 레벨이 하이 레벨인 경우, 상기 포텐셜 장벽의 높이가 감소됨에 따라 상기 나노 구조체의 드레인 영역과 소스 영역으로부터 채널 영역으로 전자와 정공이 주입되는 양성 피드백 루프(positive feedback loop)가 발생하고, 상기 입력 전압(VIN)의 레벨이 하이 레벨에서 제로 레벨로 전환된 경우에도 상기 양성 피드백 루프(positive feedback loop)을 통해 상기 채널 영역의 포텐셜 우물에 축적된 전자와 정공에 기반하여 상기 피드백 전계효과 전자소자의 드레인 전압의 에너지 레벨이 로우 상태의 에너지 레벨로 유지됨에 따라 상기 수행된 논리 연산에 따른 논리 상태를 로우 상태로 유지하는 것을 특징으로 하는로직 인 메모리 인버터
|
5 |
5
제4항에 있어서,상기 피드백 전계효과 전자소자는 상기 입력 전압(VIN)의 레벨이 제로 레벨에서 하이 레벨로 증가하는 경우, 상기 양성 피드백 루프(positive feedback loop)에 기반한 래치업(latch-up) 현상이 발생되는 것을 특징으로 하는로직 인 메모리 인버터
|
6 |
6
제1항에 있어서,상기 입력 전압(VIN)의 레벨이 로우 레벨인 경우 상기 수행된 논리 연산에 따른 논리 상태를 하이 상태로 결정하고,상기 입력 전압(VIN)의 레벨이 하이 레벨인 경우 상기 수행된 논리 연산에 따른 논리 상태를 로우 상태로 결정하는 것을 특징으로 하는로직 인 메모리 인버터
|
7 |
7
제1항에 있어서,상기 입력 전압(VIN)의 레벨이 로우 레벨에서 제로 레벨로 전환되는 경우 상기 수행된 논리 연산에 따른 논리 상태를 하이 상태로 유지하고,상기 입력 전압(VIN)의 레벨이 하이 레벨에서 제로 레벨로 전환되는 경우 상기 수행된 논리 연산에 따른 논리 상태를 로우 상태로 유지하는 것을 특징으로 하는로직 인 메모리 인버터
|
8 |
8
제1항에 있어서,상기 모스 전계효과 전자소자는 p형 전계효과 전자소자이고,상기 피드백 전계효과 전자소자는 n형 전계효과 전자소자인 것을 특징으로 하는로직 인 메모리 인버터
|
9 |
9
제8항에 있어서,상기 모스 전계효과 전자소자는 드레인 영역, 소오스 영역 및 채널 영역을 포함하는 p-n-p 트랜지스터, 게이트 절연막, 게이트 전극을 포함하고,상기 드레인 영역 및 상기 소오스 영역은 p 도핑 상태이며,상기 채널 영역은 n 도핑 상태인 것을 특징으로 하는 로직 인 메모리 인버터
|
10 |
10
제8항에 있어서,상기 피드백 전계효과 전자소자는 상기 나노구조체, 게이트 절연막, 게이트 전극을 포함하고,상기 나노구조체는 p-n-p-n 나노구조체로 드레인 영역, 소오스 영역, 제1 채널 영역 및 제2 채널 영역을 포함하며,상기 드레인 영역 및 상기 제2 채널 영역은 p 도핑 상태이고,상기 소오스 영역 및 상기 제1 채널 영역은 n 도핑 상태이며,상기 제1 채널 영역의 채널 길이와 상기 제2 채널 영역의 채널 길이는 동일한 것을 특징으로 하는로직 인 메모리 인버터
|