| 1 |
1
베이스 기판 상에 순차적으로 적층되고 서로 동일한 면적을 갖는 적어도 2개의 커패시터 전극들, 상기 커패시터 전극들 사이에 형성된 유전층들, 상기 커패시터 전극들과 각각 일대일로 연결되어 상기 커패시터 전극들이 형성된 영역의 측부에 배치된 연결 전극들을 포함하되, 상기 연결 전극들은 상기 측부의 제1 영역에서 상하로 서로 마주하도록 배치된 제1 그룹의 연결 전극들과 상기 제1 영역과 이격된 제2 영역에서 상하로 서로 마주하도록 배치된 제2 그룹의 연결 전극들을 포함하는 적층 커패시터; 및바닥부 및 상기 바닥부와 연결된 측면부들이 형성하는 내부 공간에 상기 적층 커패시터를 수용하고, 적어도 일부가 상기 바닥부에 형성되어 제1 그룹의 연결 전극들과 연결된 제1 내부 전극 및 적어도 일부가 상기 바닥부에 형성되어 상기 제1 내부 전극과 이격되고 제2 그룹의 연결 전극들과 연결된 제2 내부 전극을 포함하는 패키지 하우징을 포함하는,적층 커패시터 패키지
|
| 2 |
2
제1항에 있어서,상기 제1 그룹의 연결 전극들을 관통하고, 하단부가 상기 제1 내부 전극과 접촉하는 제1 관통 전극; 및상기 제2 그룹의 연결 전극들을 관통하고, 하단부가 상기 제2 내부 전극과 접촉하는 제2 관통 전극을 더 포함하는 것을 특징으로 하는,적층 커패시터 패키지
|
| 3 |
3
제2항에 있어서,상기 제1 그룹의 연결 전극들 사이와 상기 제2 그룹의 연결 전극들 사이에는 각각 절연층이 개재되고,상기 제1 그룹의 연결 전극들과 상기 절연층을 관통하고 상기 제1 관통 전극이 내부에 배치된 제1 관통홀이 형성되며,상기 제2 그룹의 연결 전극 전극들과 상기 절연층을 관통하며 상기 제2 관통 전극이 내부에 배치된 제2 관통홀이 형성된 것을 특징으로 하는,적층 커패시터 패키지
|
| 4 |
4
제1항에 있어서,상기 제1 내부 전극 및 상기 제2 내부 전극은상기 패키지 하우징의 바닥부에 서로 이격되어 배치된 것을 특징으로 하는,적층 커패시터 패키지
|
| 5 |
5
제1항에 있어서,상기 제1 그룹의 연결 전극들과 상기 제2 그룹의 연결 전극들은동일 측면에서 외부로 노출되어 상기 패키지 하우징의 측면부와 마주하는 것을 특징으로 하는,적층 커패시터 패키지
|
| 6 |
6
제5항에 있어서,상기 제1 내부 전극 및 상기 제2 내부 전극 각각은연결 전극들의 노출된 측면과 직접 접촉하며 상기 패키지 하우징의 측면부에 형성된 제1 전극부; 및상기 제1 전극부와 연결되어 상기 패키지 하우징의 바닥부에 형성된 제2 전극부를 포함하는 것을 특징으로 하는,적층 커패시터 패키지
|
| 7 |
7
제1항에 있어서,상기 제1 내부 전극과 연결되고 상기 패키지 하우징의 바닥부를 관통하여 외부로 연결된 제1 외부 단자; 및상기 제2 내부 전극과 연결되고 상기 패키지 하우징의 바닥부를 관통하여 외부로 연결된 제2 외부 단자를 더 포함하는 것을 특징으로 하는,적층 커패시터 패키지
|
| 8 |
8
제1항에 있어서,상기 유전층들 각각의 상부표면에는 다수의 기공들이 형성되고, 상기 커패시터 전극들 각각과 연결된 연결 전극은 커패시터 전극과 바로 위에 형성된 유전층과도 연결된 것을 특징으로 하는,적층 커패시터 패키지
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
