| 1 |
1
적어도 하나 이상의 수용홀을 포함하며, 금속재질로 형성되는 베이스 기판;상기 수용홀에 실장되는 적어도 하나 이상의 반도체 칩;상기 베이스 기판의 하면, 상기 수용홀의 내측면, 상기 반도체 칩의 측면과 하면에 형성되어, 방열부재의 확산을 방지하고 방열부재의 젖음성을 향상시키는 중간층;상기 중간층 상에 형성되되, 상기 수용홀의 내측면과 상기 반도체 칩 사이의 이격공간에 충진되고, 상기 반도체 칩의 후면 및 상기 베이스 기판의 후면을 커버하도록 형성되는 방열부재;상기 베이스 기판 및 반도체 칩의 상면에 형성되는 절연층; 및상기 절연층 상에 형성되어 상기 반도체 칩의 전극패드와 외부 회로를 전기적으로 연결하는 적어도 하나 이상의 전극패턴을 포함하며,상기 방열부재는 솔더 재질로 형성되어, 리플로우 공정을 시행하는 경우 용융되어 상기 수용홀과 반도체 칩 사이에 발생할 가능성이 있는 공극이 제거되는 동시에 후면이 평탄화되는 것인 반도체 패키지
|
| 2 |
2
청구항 1에 있어서,상기 중간층은Ti, Ti-N, Ti-W, Ni, Cr 중 어느 하나로 이루어지는 솔더 디퓨전 배리어를 포함하는 반도체 패키지
|
| 3 |
3
삭제
|
| 4 |
4
금속재질로 형성된 베이스 기판에 적어도 하나 이상의 수용홀을 형성하는 기판성형단계;상기 수용홀에 반도체 칩을 실장하는 반도체 칩 실장단계;상기 베이스 기판의 하면, 상기 수용홀의 내측면, 상기 반도체 칩의 측면과 하면에, 방열부재의 확산을 방지하고 방열부재의 젖음성을 향상시키는 중간층을 형성하는 중간층 형성단계;상기 수용홀의 내측면과 상기 반도체 칩 사이의 이격공간에 충진되고, 반도체 칩의 하면, 및 베이스 기판의 하면을 커버하도록 방열부재를 상기 중간층 상에 형성하는 방열부재 형성단계; 및상기 반도체 칩의 상면과 상기 베이스 기판의 상면에 절연층을 형성하고, 상기 절연층 상에 상기 반도체 칩의 전극패드에 전기적으로 연결되는 전극패턴을 형성하는 단계를 포함하며,상기 방열부재는 솔더 재질로 형성되어, 리플로우 공정을 시행하는 경우 용융되어 상기 수용홀과 반도체 칩 사이에 발생할 가능성이 있는 공극이 제거되는 동시에 후면이 평탄화되는 것인 반도체 패키지 제조방법
|
| 5 |
5
청구항 4에 있어서,상기 방열부재에, 상기 방열부재의 용융점 이상의 열을 가하면서 히트싱크에 가압하여 결합함으로써, 상기 방열부재의 후면을 평탄화하는 리플로우 단계를 더 포함하는 반도체 패키지 제조방법
|
| 6 |
6
청구항 4에 있어서,상기 방열부재 형성단계 후에 상기 절연층과 전극패턴의 형성을 편리하게 하기 위하여, 상기 방열부재에, 상기 방열부재의 용융점 이상의 열을 가함으로써, 용융된 방열부재의 표면장력을 이용하여 상기 방열부재의 후면을 평탄화하는 리플로우 단계를 더 포함하는 반도체 패키지 제조방법
|
| 7 |
7
삭제
|
| 8 |
8
청구항 5에 있어서,상기 리플로우 단계는반도체 패키지와 히트싱크를 최종 결합하는 단계에서 수행되는 리플로우 공정과 함께 수행되는 반도체 패키지 제조방법
|
| 9 |
9
삭제
|
