맞춤기술찾기

이전대상기술

감광성 유리를 이용한 반도체 패키지 및 그 제조방법

  • 기술번호 : KST2022004392
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 일실시예에 따르면, 칩수용부를 포함하는 감광성 유리로 형성된 기판, 상기 칩수용부에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 갖는 반도체칩, 상기 기판에 형성되되 적어도 일부가 상기 기판과 이격되도록 현수되고, 상기 반도체칩과 전기적으로 연결되는 전송선로를 포함하는 구조여서, 전송선로의 대부분이 유리 기판과 접촉하지 않는 구조를 형성하여 고주파 대역에서 전기적 손실을 최소화할 수 있는 감광성 유리를 이용한 반도체 패키지 및 그 제조방법을 제공한다.
Int. CL H01L 23/15 (2006.01.01) H01L 23/525 (2006.01.01) H01L 23/13 (2006.01.01) H01L 23/538 (2006.01.01) H01L 23/498 (2006.01.01) H01L 23/48 (2006.01.01) H01L 23/528 (2006.01.01) H01L 21/027 (2006.01.01) H01L 23/367 (2006.01.01)
CPC H01L 23/15(2013.01) H01L 23/525(2013.01) H01L 23/13(2013.01) H01L 23/5386(2013.01) H01L 23/49827(2013.01) H01L 23/481(2013.01) H01L 23/5286(2013.01) H01L 23/367(2013.01) H01L 21/0274(2013.01)
출원번호/일자 1020200135431 (2020.10.19)
출원인 한국전자기술연구원
등록번호/일자
공개번호/일자 10-2022-0051703 (2022.04.26) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.10.19)
심사청구항수 12

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 육종민 경기도 성남시 분당구
2 김동수 경기도 성남시 분당구
3 김준철 경기도 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 청운특허법인 대한민국 서울특별시 서초구 반포대로 ***, *층 (서초동, 장생빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2020.10.19 수리 (Accepted) 1-1-2020-1104748-45
2 선행기술조사의뢰서
Request for Prior Art Search
2021.10.15 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2021.12.13 발송처리완료 (Completion of Transmission) 9-6-2021-0232449-48
4 의견제출통지서
Notification of reason for refusal
2022.01.06 발송처리완료 (Completion of Transmission) 9-5-2022-0020186-30
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2022.03.02 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2022-0231296-01
6 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2022.03.02 수리 (Accepted) 1-1-2022-0231295-55
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
칩수용부를 포함하는 감광성 유리로 형성된 기판;상기 칩수용부에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 갖는 반도체칩;상기 기판에 형성되되 적어도 일부가 상기 기판과 이격되도록 현수되고, 상기 반도체칩과 전기적으로 연결되는 전송선로를 포함하는, 감광성 유리를 이용한 반도체 패키지
2 2
청구항 1에 있어서, 상기 전송선로는 전기신호를 전달하는 신호라인을 포함하고, 상기 신호라인은 상기 기판의 상면에서 하면 방향으로 정해진 깊이로 형성된 캐비티에 의해 둘러싸인 폴로 지지되어 공기중에 현수되는, 감광성 유리를 이용한 반도체 패키지
3 3
청구항 1에 있어서, 상기 폴은 상기 폴의 폭이 상기 신호라인의 폭보다 작게 형성되는, 감광성 유리를 이용한 반도체 패키지
4 4
청구항 1에 있어서, 상기 폴은 상기 신호라인을 따라 서로 이격되어 복수개 형성되는, 감광성 유리를 이용한 반도체 패키지
5 5
청구항 2에 있어서, 상기 신호라인은 상기 기판의 상면에서 하면 방향으로 정해진 깊이로 형성되고 서로 이격되며 나란히 형성된 제1 캐비티와 제2 캐비티에 의해, 상기 제1 캐비티와 제2 캐비티 사이에 형성된 월에 의해 지지되어 공기중에 현수되는, 감광성 유리를 이용한 반도체 패키지
6 6
청구항 1에 있어서,상기 반도체칩의 후면, 상기 기판의 하면의 일부를 커버하는 방열층을 더 포함하는, 감광성 유리를 이용한 반도체 패키지
7 7
청구항 2에 있어서, 상기 전송선로는 상기 기판에 상기 신호라인의 일측면을 따라 일정한 간격으로 이격되도록 형성되는 제1 그라운드라인; 및 상기 기판에 상기 신호라인의 타측면을 따라 일정한 간격으로 이격되도록 형성되는 제2 그라운드라인을 더 포함하는, 감광성 유리를 이용한 반도체 패키지
8 8
청구항 7에 있어서, 상기 기판의 상면에서 하면까지 관통하는 전도성비아를 더 포함하고, 상기 제1 그라운드라인은 상기 기판의 상면에 상기 신호라인의 일측면을 따라 일정한 간격으로 이격되도록 형성되며, 상기 기판에 형성된 전도성비아에 연결되어 상기 기판의 하면의 그라운드와 연결되며,상기 제2 그라운드라인은 상기 기판의 상면에 상기 신호라인의 타측면을 따라 일정한 간격으로 이격되도록 형성되며, 상기 기판에 형성된 전도성비아에 연결되어 상기 기판의 하면의 그라운드와 연결되는, 감광성 유리를 이용한 반도체 패키지
9 9
감광성 유리로 형성된 기판을 준비하는 단계; 폴이 형성될 영역을 제외하고 상기 기판의 상면에서 하면 방향으로 정해진 깊이까지 노광된 제2 노광영역을 형성하는 단계;반도체칩에 대응하는 크기로 상기 기판의 상면에서 하면까지 이어지는 제3 노광영역을 형성하는 단계;상기 기판에 열을 가하여 상기 제2 노광영역이 결정화되어 제2 결정영역이 형성되고, 제3 노광영역이 결정화되어 제2 결정영역이 형성되는 제2 열처리 단계;상기 기판의 상면에 상기 폴이 형성될 영역을 커버하도록 신호라인을 형성하는 전송선로 형성단계;상기 제2 결정영역을 식각하여 폴을 둘러싸는 캐비티를 형성하고, 상기 제3 결정영역을 식각하여 칩수용부를 형성하는 제2 제거 단계;상기 칩수용부에 반도체칩을 실장하고 상기 신호라인과 상기 반도체칩의 접속패드를 와이어 본딩을 이용하여 전기적으로 연결하는 실장단계를 포함하는, 감광성 유리를 이용한 반도체 패키지 제조방법
10 10
청구항 9에 있어서, 상기 제2 노광영역을 형성하는 단계 이전에, 전도성비아를 형성하는 단계를 더 포함하며,상기 전도성비아를 형성하는 단계는 상기 비아홀에 대응하는 크기로 상기 기판의 상면에서 하면까지 노광하여 제1 노광영역을 형성하는 단계;상기 기판에 열을 가하여 상기 제1 노광영역을 결정화하여 제1 결정영역을 형성하는 제1 열처리 단계; 및 상기 제1 결정영역을 식각하는 제1 제거 단계를 포함하고,상기 신호라인을 형성하는 단계는 상기 신호라인을 형성하면서 상기 비아홀의 내측면에 도전층을 더 형성하는, 감광성 유리를 이용한 반도체 패키지 제조방법
11 11
청구항 10에 있어서,상기 신호라인을 형성하는 단계는 상기 기판의 상면에 상기 신호라인의 일측면을 따라 일정한 간격으로 이격되도록 형성되는 제1 그라운드라인을 더 형성하고, 상기 기판의 상면에 상기 신호라인의 타측면을 따라 일정한 간격으로 이격되도록 형성되는 제2 그라운드라인을 더 형성하는, 감광성 유리를 이용한 반도체 패키지 제조방법
12 12
청구항 11에 있어서,상기 신호라인을 형성하는 단계는 상기 기판의 하면의 일부와 상기 제3 결정영역의 하면을 커버하도록 방열층을 더 형성하는, 감광성 유리를 이용한 반도체 패키지 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과기정통부 아비코전자(주) 정보통신방송기술개발 (C)5G RF 모듈 및 단말기용 고용량 저손실의 초소형 인덕터 기술 개발