맞춤기술찾기

이전대상기술

고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법

  • 기술번호 : KST2020003529
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 일실시예는, 상면에 전극패드가 위치하는 반도체 칩, 반도체 칩의 측면 주위에 반도체 칩에 대해 이격되도록 배치되어, 전기신호를 전달하는 적어도 하나 이상의 입출력 세그먼트, 반도체 칩과 입출력 세그먼트 사이에 충진되고 반도체 칩과 입출력 세그먼트 상에 형성되어, 반도체 칩과 입출력 세그먼트를 고정하고 절연하는 절연층, 및 절연층 상에 형성되어, 반도체 칩의 전극패드와 입출력 세그먼트를 전기적으로 연결하는 전극패턴을 포함하는, 고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법을 제공한다.
Int. CL H01L 23/00 (2006.01.01) H01L 23/485 (2006.01.01) H01L 23/13 (2006.01.01) H01L 23/373 (2006.01.01)
CPC H01L 24/38(2013.01) H01L 24/38(2013.01) H01L 24/38(2013.01) H01L 24/38(2013.01) H01L 24/38(2013.01)
출원번호/일자 1020180111534 (2018.09.18)
출원인 전자부품연구원
등록번호/일자
공개번호/일자 10-2020-0032462 (2020.03.26) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.09.21)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 육종민 경기도 성남시 분당구
2 김준철 경기도 성남시 분당구
3 김동수 경기도 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 청운특허법인 대한민국 서울특별시 서초구 반포대로 ***, *층 (서초동, 장생빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 경기도 성남시 분당구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2018.09.18 수리 (Accepted) 1-1-2018-0928761-51
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2018.09.21 수리 (Accepted) 1-1-2018-0944503-64
3 선행기술조사의뢰서
Request for Prior Art Search
2018.11.09 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2019.01.10 수리 (Accepted) 9-1-2019-0002445-63
5 의견제출통지서
Notification of reason for refusal
2019.10.22 발송처리완료 (Completion of Transmission) 9-5-2019-0764940-17
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.12.12 수리 (Accepted) 1-1-2019-1286846-10
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.12.12 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-1286847-66
8 등록결정서
Decision to grant
2020.01.21 발송처리완료 (Completion of Transmission) 9-5-2020-0052044-81
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.08.24 수리 (Accepted) 4-1-2020-5189497-57
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
상면에 전극패드가 위치하는 반도체 칩;상기 반도체 칩의 측면 주위에 상기 반도체 칩에 대해 이격되도록 배치되어, 전기신호를 전달하는 적어도 하나 이상의 입출력 세그먼트;상기 반도체 칩과 입출력 세그먼트 사이에 충진되고 상기 반도체 칩과 입출력 세그먼트 상에 형성되어, 상기 반도체 칩과 입출력 세그먼트를 고정하고 절연하는 절연층; 및상기 절연층 상에 형성되어, 상기 반도체 칩의 전극패드와 상기 입출력 세그먼트를 전기적으로 연결하는 전극패턴을 포함하고, 상기 입출력 세그먼트는 상기 반도체 칩을 수용하는 베이스 기판의 일부를 이용하여 형성되며, 상기 베이스 기판은 두 개 이상의 층으로 형성되어, 상기 반도체 칩, 입출력 세그먼트, 절연층, 전극패턴을 포함하는 패키지에서 발생하는 휨방향의 반대방향으로 스트레스가 형성된 것인, 고전력 및 고주파수 응용을 위한 반도체 패키지
2 2
삭제
3 3
삭제
4 4
삭제
5 5
청구항 1에 있어서,상기 베이스 기판은 제1 레이어; 및 상기 제1 레이어의 일면에 형성되어, 상기 휨방향의 반대방향으로 스트레스를 형성하는 제2 레이어를 포함하는, 고전력 및 고주파수 응용을 위한 반도체 패키지
6 6
청구항 5에 있어서,상기 제1 레이어는 구리(Cu) 또는 구리(Cu)를 포함하는 합금으로 형성되고,상기 제2 레이어는 니켈(Ni), 텅스텐(W), 몰리브덴(Mo) 을 포함하는 구리(Cu)보다 낮은 열팽창계수를 갖는 금속그룹 중의 어느 하나를 포함하는, 고전력 및 고주파수 응용을 위한 반도체 패키지
7 7
청구항 5에 있어서,상기 베이스 기판은 상기 제1 레이어의 타면에 형성되어, 상기 휨방향의 반대방향으로 스트레스를 형성하는 제3 레이어를 더 포함하는, 고전력 및 고주파수 응용을 위한 반도체 패키지
8 8
청구항 1에 있어서,상기 반도체 칩의 측면 주위에 상기 반도체 칩과 상기 입출력 세그먼트에 대해 이격되도록 배치되고, 상기 휨방향의 반대방향으로 형성되는 스트레스를 갖는 적어도 하나 이상의 바디 세그먼트; 및 상기 반도체 칩의 하면, 상기 입출력 세그먼트의 하면, 상기 바디 세그먼트의 하면에 형성되어, 상기 반도체 칩이 생성하는 열을 외부로 방출하는 하면방열층을 더 포함하는, 고전력 및 고주파수 응용을 위한 반도체 패키지
9 9
청구항 1에 있어서,상기 반도체 칩의 측면 주위에 상기 반도체 칩과 상기 입출력 세그먼트에 대해 이격되도록 배치되고, 상기 반도체 패키지의 일측면에서 다른 일측면으로 형성되는 적어도 하나 이상의 프레임을 더 포함하며, 상기 프레임은 상기 반도체 칩을 수용하는 베이스 기판의 일부를 이용하여 형성되고, 상기 휨방향의 반대방향으로 형성되는 스트레스를 갖는, 고전력 및 고주파수 응용을 위한 반도체 패키지
10 10
휨방향의 반대방향으로 스트레스를 갖는 베이스 기판을 준비하는 기판준비단계;전기전도성을 갖는 베이스 기판에 수용부를 형성하되, 수용부 둘레의 적어도 일부가 서펜타인 형상으로 형성되어 내측으로 상기 베이스 기판의 일부가 돌출되는 돌출부를 갖도록 형성하는 수용부형성단계;상면에 전극패드가 위치하는 반도체 칩을 상기 수용부에 실장하는 실장단계;상기 반도체 칩과 수용부 사이에 채워지고 상기 반도체 칩과 베이스 기판의 상면을 커버하는 절연층을 형성하고, 상기 돌출부와 상기 반도체 칩의 전극패드를 전기적으로 연결하는 전극패턴을 형성하는 배선층형성단계; 및 상기 돌출부가 시작되는 지점을 기준으로 상기 베이스 기판을 절단하여, 상기 돌출부를 상기 베이스 기판의 다른 부분과 분리하여 입출력 세그먼트를 형성하는 절단단계를 포함하고,상기 휨방향은 상기 반도체 칩, 입출력 세그먼트, 절연층, 및 전극패턴을 포함하는 패키지에서 발생하는 휨방향인, 고전력 및 고주파수 응용을 위한 반도체 패키지 제조방법
11 11
삭제
12 12
청구항 10에 있어서,상기 기판준비단계는 제1 레이어를 준비하는 단계; 및상기 휨 방향의 반대방향으로 스트레스가 형성되도록 상기 제1 레이어에 제2 레이어를 형성하는 단계를 포함하는, 고전력 및 고주파수 응용을 위한 반도체 패키지 제조방법
13 13
청구항 10에 있어서,상기 배선층형성단계 후에, 상기 베이스 기판 및 반도체 칩의 하면을 커버하는 전기전도성 재질의 하면방열층을 형성하는 하면방열층형성단계를 더 포함하는, 고전력 및 고주파수 응용을 위한 반도체 패키지 제조방법
14 14
청구항 10에 있어서,상기 수용부는상기 반도체 칩이 실장되는 제1 수용부;상기 제1 수용부를 향하도록 적어도 하나 이상의 돌출부가 형성되고, 상기 제1 수용부와 프레임의 폭만큼 이격되는 제2 수용부; 및상기 제1 수용부와 제2 수용부에 대해 상기 프레임의 폭만큼 이격되고, 상기 베이스 기판의 일부를 바디부로 구획하는 제3 수용부를 포함하며, 상기 제1 수용부, 제2 수용부 및 제3 수용부의 둘레가 베이스 기판의 일측면에서 다른 일측면으로 향하는 프레임을 구획하도록 배치되는, 고전력 및 고주파수 응용을 위한 반도체 패키지 제조방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US20200091028 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2020091028 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업부 광운대학교 산학협력단 산업융합원천기술개발사업 (R)IoT향 다중대역 RF MEMS 소자 원천기술 개발