1 |
1
SOI(Silicon-On-Insulator) 기판; 상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide); 상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 공핍 영역을 포함하는 PN 접합; 및 상기 PN 접합과 연결되는 전극을 포함하고, 상기 PN 접합은 상기 전극에서 인가하는 역전압에 응답하여 상기 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수하며, 상기 실리콘 도파로 중 적어도 일부 영역에는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 조절하기 위한, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성되는 광 검출기
|
2 |
2
제1항에 있어서,상기 PN 접합은 상기 공핍 영역에서 발생되는 전기장에 의해, 상기 흡수된 광자로부터 생성된 자유 운반자(free carrier)를 증식하는 광 검출기
|
3 |
3
제1항에 있어서,상기 PN 접합은 미리 설정된 기준치 도핑 농도의 저 농도 도핑 영역; 및 상기 저 농도 도핑 영역의 외곽에 배치되어 상기 저 농도 도핑 영역보다 높은 농도로 도핑되는 고 농도 도핑 영역을 포함하고, 상기 전극은 상기 PN 접합의 상기 고 농도 도핑 영역과 연결되는 광 검출기
|
4 |
4
제3항에 있어서,상기 미리 설정된 기준치 도핑 농도는 상기 PN 접합의 광자 검출 효율을 최대화하도록 조절되는 광 검출기
|
5 |
5
삭제
|
6 |
6
SOI(Silicon-On-Insulator) 기판; 상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide); 상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 공핍 영역을 포함하는 PN 접합; 및 상기 PN 접합과 연결되는 전극을 포함하고, 상기 PN 접합은 상기 전극에서 인가하는 역전압에 응답하여 상기 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수하며, 상기 실리콘 도파로 중 적어도 일부 영역에는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 조절하기 위한, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성되고,상기 적어도 하나의 광 결정은 상기 PN 접합의 커패시턴스(capacitance)를 낮추기 위하여, 상기 PN 접합의 면적을 축소하도록 상기 실리콘 도파로 중 적어도 일부 영역에 형성되는 광 검출기
|
7 |
7
제6항에 있어서,상기 적어도 하나의 광 결정은 상기 PN 접합의 광자 검출 효율, 상기 PN 접합의 광자 편광 상태 또는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 반사 및 산란 정도 중 적어도 어느 하나에 기초하여 미리 설정된 크기 또는 개수를 갖도록 형성되는 광 검출기
|
8 |
8
SOI(Silicon-On-Insulator) 기판; 상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide); 상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 제1 공핍 영역을 포함하는 제1 PN 접합; 상기 제1 PN 접합과 연결되는 전극; 및 상기 제1 PN 접합의 N 영역 중 미리 설정된 기준치 도핑 농도의 저 농도 도핑 영역 및 상기 저 농도 도핑 영역의 외곽에 배치되어 상기 저 농도 도핑 영역보다 높은 농도로 도핑되는 고 농도 도핑 영역 사이에 생성되어, 접합 중앙에 형성된 제2 공핍 영역을 포함하는 제2 PN 접합을 포함하고, 상기 제1 PN 접합은 상기 전극에서 인가하는 역전압에 응답하여 상기 제1 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수하고 상기 흡수된 광자로부터 생성된 자유 운반자(free carrier)를 증식하고, 상기 제2 PN 접합은 상기 전극에서 인가하는 역전압에 응답하여 상기 제2 공핍 영역에서 발생되는 전기장에 의해, 상기 제1 PN 접합에서 흡수되고 증식된 자유 운반자를 추가적으로 증식하는 광 검출기
|
9 |
9
제8항에 있어서,상기 미리 설정된 기준치 도핑 농도는 상기 제1 PN 접합의 광자 검출 효율을 최대화하도록 조절되는 광 검출기
|
10 |
10
제8항에 있어서,상기 제2 PN 접합은 상기 제2 PN 접합의 자유 운반자 증식 이득을 특정 인가전압에서 최대화하도록 상기 제1 PN 접합의 저 농도 도핑 영역의 도핑 농도보다 높거나 낮은 농도로 도핑되는 광 검출기
|
11 |
11
제8항에 있어서,상기 전극은 상기 제1 PN 접합의 상기 고 농도 도핑 영역과 연결되는 광 검출기
|
12 |
12
제8항에 있어서,상기 실리콘 도파로 중 적어도 일부 영역에는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 조절하기 위한, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성되는 광 검출기
|
13 |
13
제12항에 있어서,상기 적어도 하나의 광 결정은 상기 제1 PN 접합의 커패시턴스(capacitance)를 낮추기 위하여, 상기 제1 PN 접합의 면적을 축소하도록 상기 실리콘 도파로 중 적어도 일부 영역에 형성되는 광 검출기
|
14 |
14
제12항에 있어서,상기 적어도 하나의 광 결정은 상기 제1 PN 접합의 광자 검출 효율, 상기 제1 PN 접합의 광자 편광 상태 또는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 반사 및 산란 정도 중 적어도 어느 하나에 기초하여 미리 설정된 크기 또는 개수를 갖도록 형성되는 광 검출기
|