맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

곱셈기블록을 이용한 복소필터 및 이를 사용한ＤＢＯ－ＣＳＳ 시스템에서의 정합 필터링 장치, 방법 및ＤＢＯ－ＣＳＳ 수신기

  • 기술번호 : KST2014047389
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 일반적으로 곱셈기블록을 이용한 복소필터와, 이를 사용하는 DBO-CSS 시스템에서의 정합 필터링 장치, 방법 및 DBO-CSS 수신기에 관한 것이다.본 발명에 따른 곱셈기블록(multiplier block)을 이용한 복소필터(complex filter)는, 텝 계수(tab coefficient)의 실수부 값 및 허수부 값에 각각 입력신호의 실수부 값을 곱한 값을 출력하는 제1 곱셈기블록; 상기 텝 계수의 상기 실수부 값 및 상기 허수부 값에 각각 상기 입력신호의 허수부 값을 곱한 값을 출력하는 제2 곱셈기블록; 상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값에서, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값을 감산하는 제1 가산기; 상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값에, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값을 가산하는 제2 가산기; 상기 제1 가산기에 의한 결과를 지연 및 누적시켜 상기 입력신호에 대한 필터링 결과의 실수부 값을 출력하는 제1 누적 및 지연기; 및 상기 제2 가산기에 의한 결과를 지연 및 누적시켜 상기 입력신호에 대한 필터링 결과의 허수부 값을 출력하는 제2 누적 및 지연기를 포함한다.
Int. CL H03H 17/00 (2006.01.01) H03H 17/02 (2006.01.01) H03H 21/00 (2006.01.01)
CPC H03H 17/00(2013.01) H03H 17/00(2013.01) H03H 17/00(2013.01) H03H 17/00(2013.01)
출원번호/일자 1020070119743 (2007.11.22)
출원인 한양대학교 산학협력단
등록번호/일자 10-0882905-0000 (2009.02.03)
공개번호/일자
공고번호/일자 (20090210) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.11.22)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정정화 대한민국 서울 강남구
2 윤상훈 대한민국 서울 성동구
3 장성현 대한민국 서울 송파구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 현종철 대한민국 서울특별시 중구 다산로 **, *층 특허법인충현 (신당동, 두지빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.11.22 수리 (Accepted) 1-1-2007-0841148-30
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
3 선행기술조사의뢰서
Request for Prior Art Search		 2008.06.11 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2008.07.15 수리 (Accepted) 9-1-2008-0045432-31
5 의견제출통지서
Notification of reason for refusal		 2008.11.27 발송처리완료 (Completion of Transmission) 9-5-2008-0599952-47
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2008.12.05 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0840829-81
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2008.12.05 수리 (Accepted) 1-1-2008-0840814-07
8 등록결정서
Decision to grant		 2009.01.30 발송처리완료 (Completion of Transmission) 9-5-2009-0044039-50
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
곱셈기블록(multiplier block)을 이용한 복소필터(complex filter)에 있어서,텝 계수(tab coefficient)의 실수부 값 및 허수부 값에 각각 입력신호의 실수부 값을 곱한 값을 출력하는 제1 곱셈기블록;상기 텝 계수의 상기 실수부 값 및 상기 허수부 값에 각각 상기 입력신호의 허수부 값을 곱한 값을 출력하는 제2 곱셈기블록;상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값에서, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값을 감산하는 제1 가산기;상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값에, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값을 가산하는 제2 가산기;상기 제1 가산기에 의한 결과를 지연 및 누적시켜 상기 입력신호에 대한 필터링 결과의 실수부 값을 출력하는 제1 누적 및 지연기; 및상기 제2 가산기에 의한 결과를 지연 및 누적시켜 상기 입력신호에 대한 필터링 결과의 허수부 값을 출력하는 제2 누적 및 지연기를 포함하는 곱셈기블록을 이용한 복소필터
2 2
제1항에 있어서, 상기 복소필터는,상기 입력신호의 상기 실수부 값을 추출하여 상기 제1 곱셈기블록에 전달하는 실수값 추출부; 및상기 입력신호의 상기 허수부 값을 추출하여 상기 제2 곱셈기블록에 전달하는 허수값 추출부를 더 포함하는 것을 특징으로 하는 곱셈기블록을 이용한 복소필터
3 3
DBO-CSS(Differential Bi Orthogonal-Chirp Spread Spectrum) 시스템에서 입력신호를 정합 필터링(matched filtering)하는 장치에 있어서,텝 계수(tab coefficient)의 실수부 값 및 허수부 값에 각각 입력신호의 실수부 값을 곱한 값을 출력하는 제1 곱셈기블록(multiplier block);상기 텝 계수의 상기 실수부 값 및 상기 허수부 값에 각각 상기 입력신호의 허수부 값을 곱한 값을 출력하는 제2 곱셈기블록;상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값에서, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값을 감산하는 제1 가산기;상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값에, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값을 가산하는 제2 가산기;상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값에, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값을 가산하는 제3 가산기;상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값에서, 상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값을 감산하는 제4 가산기;상기 제1 가산기 내지 제4 가산기의 결과를 각각 역순으로 배열하는 역순배열부; 및상기 제1 가산기 내지 제4 가산기의 결과 및 상기 역순배열부의 결과를 각각 지연 및 누적시켜 제1 서브첩 내지 제4 서브첩(subchirp)에 관한 신호를 출력하는 누적 및 지연부를 포함하는 DBO-CSS 시스템에서의 정합 필터링 장치
4 4
제3항에 있어서, 상기 정합 필터링 장치는,상기 입력신호의 상기 실수부 값을 추출하여 상기 제1 곱셈기블록에 전달하는 실수값 추출부; 및상기 입력신호의 상기 허수부 값을 추출하여 상기 제2 곱셈기블록에 전달하는 허수값 추출부를 더 포함하는 것을 특징으로 하는 DBO-CSS 시스템에서의 정합 필터링 장치
5 5
제3항에 있어서, 상기 역순배열부는,상기 제1 가산기 내지 제4 가산기의 상기 결과를 각각 역순으로 배열하는 4개의 역순배열기를 포함하는 것을 특징으로 하는 DBO-CSS 시스템에서의 정합 필터링 장치
6 6
제3항에 있어서, 상기 누적 및 지연부는,상기 제1 가산기 내지 제4 가산기의 결과 및 상기 역순배열부의 결과를 각각 지연 및 누적시켜 상기 제1 서브첩 내지 제4 서브첩에 관한 신호로 출력하는 8개의 누적 및 지연기를 포함하는 것을 특징으로 하는 DBO-CSS 시스템에서의 정합 필터링 장치
7 7
제3항에 있어서,상기 제1 가산기 및 상기 제2 가산기의 결과는 상기 제1 서브첩에 관한 신호에 대응하고;상기 제1 가산기 및 상기 제2 가산기의 결과가 각각 상기 역순배열부에 의해 역순으로 배열된 결과는 상기 제2 서브첩에 관한 신호에 대응하고;상기 제3 가산기 및 상기 제4 가산기의 결과는 상기 제3 서브첩에 관한 신호에 대응하고; 그리고상기 제3 가산기 및 상기 제4 가산기의 결과가 각각 상기 역순배열부에 의해 역순으로 배열된 결과는 상기 제4 서브첩에 관한 신호에 대응하는 것을 특징으로 하는 DBO-CSS 시스템에서의 정합 필터링 장치
8 8
제3항에 있어서, 상기 제1 서브첩 내지 제4 서브첩에 관한 신호는,실수부 값 및 허수부 값을 지니는 것을 특징으로 하는 DBO-CSS 시스템에서의 정합 필터링 장치
9 9
DBO-CSS(Differential Bi Orthogonal-Chirp Spread Spectrum) 시스템에서 입력신호를 정합 필터링(matched filtering)하는 방법에 있어서,상기 입력신호의 실수부 값 및 허수부 값을 추출하는 단계;곱셈기블록을 이용하여, 텝 계수(tab coefficient)의 실수부 값 및 허수부 값에 각각 입력신호의 상기 실수부 값을 곱한 값을 생성하고, 상기 텝 계수의 상기 실수부 값 및 상기 허수부 값에 각각 상기 입력신호의 상기 허수부 값을 곱한 값을 생성하는 곱셈값 생성 단계;제1 서브첩 내지 제4 서브첩(subchirp)에 관한 신호에 대응하는 값을 생성하기 위해 상기 곱셈값 생성 단계에서 생성된 곱셈 값들을 가산하는 가산 단계;상기 제1 서브첩 내지 제4 서브첩에 관한 신호에 대응하는 값을 생성하기 위해 상기 가산 단계의 결과 값을 역순으로 배열하는 역순배열 단계; 및상기 가산 단계들의 결과 값 및 상기 역순배열 단계의 결과 값을 각각 지연 및 누적시켜 상기 제1 서브첩 내지 제4 서브첩에 관한 신호를 출력하는 단계를 포함하는 DBO-CSS 시스템에서의 정합 필터링 방법
10 10
제9항에 있어서, 상기 가산 단계는,상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값에서, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값을 감산하는 제1 가산기에 의한 가산 단계;상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값에, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값을 가산하는 제2 가산기에 의한 가산 단계;상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값에, 상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값을 가산하는 제3 가산기에 의한 가산 단계; 및상기 입력신호의 상기 허수부 값과 상기 텝 계수의 상기 실수부 값을 곱한 값에서, 상기 입력신호의 상기 실수부 값과 상기 텝 계수의 상기 허수부 값을 곱한 값을 감산하는 제4 가산기에 의한 가산 단계를 포함하는 것을 특징으로 하는 DBO-CSS 시스템에서의 정합 필터링 방법
11 11
제10항에 있어서,상기 제1 가산기에 의한 가산 단계 및 상기 제2 가산기에 의한 가산 단계의 결과 값은 상기 제1 서브첩에 관한 신호에 대응하고;상기 제1 가산기에 의한 가산 단계 및 상기 제2 가산기에 의한 가산 단계의 결과 값이 각각 상기 역순배열 단계에 의해 역순으로 배열된 결과 값은 상기 제2 서브첩에 관한 신호에 대응하고;상기 제3 가산기에 의한 가산 단계 및 상기 제4 가산기에 의한 가산 단계의 결과 값은 상기 제3 서브첩에 관한 신호에 대응하고; 그리고상기 제3 가산기에 의한 가산 단계 및 상기 제4 가산기에 의한 가산 단계의 결과 값이 상기 역순배열 단계에 의해 역순으로 배열된 결과 값은 상기 제4 서브첩에 관한 신호에 대응하는 것을 특징으로 하는 DBO-CSS 시스템에서의 정합 필터링 방법
12 12
제11항에 있어서, 상기 제1 서브첩 내지 제4 서브첩에 관한 신호는,실수부 값 및 허수부 값을 지니는 것을 특징으로 하는 DBO-CSS 시스템에서의 정합 필터링 방법
13 13
DBO-CSS(Differential Bi Orthogonal-Chirp Spread Spectrum) 수신기에 있어서,제3항 내지 제8항 중 어느 한 항에 따른 DBO-CSS 시스템에서의 정합 필터링 장치를 사용하여 입력신호를 정합 필터링하는 것을 특징으로 하는 DBO-CSS 수신기
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.