맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

멀티비트형 상변화 메모리 소자 및 그 구동 방법

  • 기술번호 : KST2015098932
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 복수의 개별적인 단위 상변화 메모리 소자가 수평 또는 수직으로 배치되어 있는 멀티비트형 상변화 메모리 소자 및 그 구동 방법에 대하여 개시한다. 본 발명에 따른 멀티비트형 상변화 메모리 소자는 발열성 전극과 각각 접촉하는 복수개의 접촉부로 이루어지고 각각 단위 상변화 메모리 소자를 구성하는 복수개의 활성 영역을 가지는 상변화 재료층을 구비한다. 상기 상변화 재료층은 복수개의 상기 활성 영역이 복수개의 어레이 형태로 배열되어 있는 하나의 재료층으로 구성될 수 있다. 또는, 상기 상변화 재료층은 1개 또는 복수개의 상기 활성 영역이 각각 하나의 어레이 형태로 배열되어 있는 복수개의 상변화 재료층으로 구성될 수도 있다. 이 때, 상기 복수의 상변화 재료층은 각각 동일한 수평면상에 형성될 수도 있고, 각각 동일한 수직선상에서 서로 다른 수평면상에 형성될 수도 있다. 멀티비트, 상변화 메모리, 어레이, 수평, 수직
Int. CL H01L 27/10 (2006.01)
CPC
출원번호/일자 1020040089162 (2004.11.04)
출원인 한국전자통신연구원
등록번호/일자 10-0687709-0000 (2007.02.21)
공개번호/일자 10-2006-0039996 (2006.05.10) 문서열기
공고번호/일자 (20070227) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.11.04)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 윤성민 대한민국 대전 서구
2 류상욱 대한민국 대전 유성구
3 신웅철 대한민국 대전 서구
4 이남열 대한민국 대전 유성구
5 유병곤 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)
2 이해영 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)(리앤목특허법인)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2004.11.04 수리 (Accepted) 1-1-2004-0510175-85
2 의견제출통지서
Notification of reason for refusal		 2006.05.25 발송처리완료 (Completion of Transmission) 9-5-2006-0302865-17
3 명세서등보정서
Amendment to Description, etc.		 2006.07.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0503859-11
4 의견서
Written Opinion		 2006.07.14 수리 (Accepted) 1-1-2006-0503858-65
5 등록결정서
Decision to grant		 2007.01.05 발송처리완료 (Completion of Transmission) 9-5-2007-0007621-32
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판 위에 형성된 제1 절연막과, 상기 제1 절연막 위에 각각 분리되어 형성된 복수의 하부 전극과, 상기 복수의 하부 전극에 각각 접해 있는 발열성 전극과, 상기 발열성 전극을 통해 상기 복수의 하부 전극에 각각 접촉하는 복수의 활성 영역을 가지고, 상기 활성 영역 1개 마다 단위 상변화 메모리 소자를 구성하는 상변화 재료층과, 상기 발열성 전극과 상기 상변화 재료층과의 사이에서 상기 활성 영역을 한정하는 제2 절연막과, 상기 상변화 재료층의 모든 활성 영역에 동시에 접해 있는 1개의 상부 전극을 포함하고, 상기 상변화 재료층은 상기 복수의 하부 전극 중에서 선택되는 제1 하부 전극, 제2 하부 전극 및 제3 하부 전극에 각각 접촉하는 복수의 활성 영역을 가지고, 상기 제1 하부 전극에 접촉되는 활성 영역의 수와, 상기 제2 하부 전극에 접촉되는 활성 영역의 수와, 상기 제3 하부 전극에 접촉되는 활성 영역의 수는 각각 서로 다르고, 상기 상변화 재료층은 상기 단위 상변화 메모리 소자가 각각 1개 또는 복수개 포함되어 있는 복수개의 어레이를 포함하고, 상기 복수개의 어레이는 각각 서로 다른 수의 단위 상변화 메모리 소자를 포함하고, 상기 어레이의 수는 상기 하부 전극의 수에 대응하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
2 2
제1항에 있어서, 상기 상변화 재료층은 복수개의 상기 활성 영역이 포함되어 있는 복수개의 어레이 형태로 배열되어 있는 하나의 재료층으로 구성되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
3 3
제1항에 있어서, 상기 상변화 재료층은 1개 또는 복수개의 상기 활성 영역이 각각 하나의 어레이에 포함되도록 배열되어 있는 복수개의 상변화 재료층으로 구성되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
4 4
제3항에 있어서, 상기 복수의 상변화 재료층은 각각 동일한 수평면상에 형성되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
5 5
제3항에 있어서, 상기 복수의 상변화 재료층은 각각 동일한 수직선상에서 서로 다른 수평면상에 형성되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
6 6
제1항에 있어서, 상기 복수의 활성 영역에 의해 구성되는 복수의 단위 상변화 메모리 소자는 상기 상부 전극 1개를 공유하는 것을 특징으로하는 멀티비트형 상변화 메모리 소자
7 7
제2항 또는 제3항에 있어서, 복수개의 상기 활성 영역으로 구성되는 복수개의 단위 상변화 메모리 소자가 하나의 어레이를 구성하고, 상기 하나의 어레이를 구성하는 복수개의 단위 상변화 메모리 소자는 1개의 하부 전극 또는 1개의 발열성 전극을 공유하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
8 8
제2항 또는 제3항에 있어서, 상기 상변화 재료층은 1개 또는 복수개의 단위 상변화 메모리 소자를 각각 포함하는 복수개의 소자 영역을 구성하고, 상기 하부 전극은 상기 복수개의 소자 영역에 각각 대응하는 복수개의 하부 전극으로 구성되는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
9 9
제8항에 있어서, 상기 복수개의 소자 영역은 1개의 상부 전극을 공유하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
10 10
제8항에 있어서, 상기 복수개의 소자 영역은 1개의 단위 상변화 메모리 소자로 구성된 제1 소자 영역과, 2개의 단위 상변화 메모리 소자로 구성된 제2 소자 영역과, 4개의 단위 상변화 메모리 소자로 구성된 제3 소자 영역을 포함하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
11 11
제2항 또는 제3항에 있어서, 상기 상변화 재료층은 복수개의 단위층으로 이루어지고, 상기 단위층은 각각 1개 또는 복수개의 단위 상변화 메모리 소자를 포함하며, 상기 단위층이 각각 서로 다른 수평면상에 형성되어 상기 복수개의 단위층이 스택 구조를 이루고, 상기 하부 전극은 상기 복수개의 단위층에 각각 대응하는 복수개의 하부 전극으로 구성되는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
12 12
제11항에 있어서, 상기 복수개의 단위층은 하나의 상부 전극을 공유하는 것을 특징으로 하는 멸티비트형 상변화 메모리 소자
13 13
제11항에 있어서, 상기 복수개의 단위층은 1개의 단위 상변화 메모리 소자로 구성된 제1 단위층과, 2개의 단위 상변화 메모리 소자로 구성된 제2 단위층과, 4개의 단위 상변화 메모리 소자로 구성된 제3 단위층을 포함하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자
14 14
제1항에 따른 멀티비트형 상변화 메모리 소자의 구동 방법에 있어서, 상기 복수개의 어레이 중 각각의 어레이의 메모리 상태를 ON 및 OFF의 상태로 절환하고, 상기 각 어레이에서의 ON, OFF 조합에 따라 변화되는 저항값을 저장 또는 판독하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법
15 15
제14항에 있어서, 상기 복수개의 어레이는 1개의 단위 상변화 메모리 소자로 구성된 제1 어레이와, 2개의 단위 상변화 메모리 소자로 구성된 제2 어레이와, 4개의 단위 상변화 메모리 소자로 구성된 제3 어레이를 포함하는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법
16 16
제15항에 있어서, 상기 제1 어레이, 제2 어레이 및 제3 어레이는 동일 수평면 상에 배치되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법
17 17
제15항에 있어서, 상기 제1 어레이, 제2 어레이 및 제3 어레이는 각각 동일한 수직선상에서 서로 다른 수평면상에 배치되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법
18 17
제15항에 있어서, 상기 제1 어레이, 제2 어레이 및 제3 어레이는 각각 동일한 수직선상에서 서로 다른 수평면상에 배치되어 있는 것을 특징으로 하는 멀티비트형 상변화 메모리 소자의 구동 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07233017 US 미국 FAMILY
2 US20060091374 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2006091374 US 미국 DOCDBFAMILY
2 US7233017 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.