1 |
1
백 게이트 기판;상기 기판 상의 게이트 절연층;상기 게이트 절연층 상에서 산화물층 및 반도체 나노층으로 이루어진 적층구조의 채널층; 및상기 채널층의 양단과 각각 연결된 소스 전극 및 드레인 전극을 구비하는 트랜지스터
|
2 |
2
제 1 항에 있어서, 상기 백 게이트는 도전성 폴리머를 포함하는 트랜지스터
|
3 |
3
제 1 항에 있어서, 상기 반도체 나노층은 복수의 양자점을 포함하는 양자점층 또는 복수의 나노와이어가 네트워크로 형성된 반도체 나노와이어층인 트랜지스터
|
4 |
4
제 3 항에 있어서,상기 채널층은 상기 게이트 절연층 상에 순차적으로 적층된 제1 산화물층 및 상기 양자점층을 구비한 트랜지스터
|
5 |
5
제 4 항에 있어서,상기 양자점층 상의 제2 산화물층을 더 구비하는 트랜지스터
|
6 |
6
제 3 항에 있어서,상기 양자점층은 10nm ~ 100nm 두께를 가지는 트랜지스터
|
7 |
7
제 3 항에 있어서,상기 양자점은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, CdHgZnTe, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe; GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb; SnS, SnSe, SnTe, PbS, PbSe, PbTe, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe, SnPbSSe, SnPbSeTe, SnPbSTe; Si, Ge, SiC, SiGe 또는 이들의 2 이상의 조합을 포함하는 트랜지스터
|
8 |
8
제 7 항에 있어서, 상기 양자점은 코어, 코어-쉘 구조 또는 코어-쉘-쉘 구조를 갖는 트랜지스터
|
9 |
9
제 3 항에 있어서, 상기 양자점은 CdSe 코어, InP 코어, CdSe/CdS 코어-쉘, InP/ZnS 코어-쉘, CdSe/CdS/ZnS 코어-쉘-쉘 중 선택된 구조를 포함하며, 상기 산화물은 SIZO로 이루어진 트랜지스터
|
10 |
10
제 1 항에 있어서, 상기 기판은 전도성 폴리머로 이루어지며, 상기 제1 산화물층 및 제2 산화물층은 각각 비정질층이며, 상기 게이트 절연층은 비정질 실리콘층 또는 폴리머층인 유연한 트랜지스터
|
11 |
11
플라스틱 기판;상기 기판 상에서 산화물층 및 반도체 나노층으로 이루어진 적층구조의 채널층;상기 채널층 상의 게이트 절연층 및 게이트 전극; 및상기 채널층의 양단과 각각 연결된 소스 전극 및 드레인 전극을 구비하는 트랜지스터
|
12 |
12
제 11 항에 있어서, 상기 반도체 나노층은 복수의 양자점을 포함하는 양자점층 또는 복수의 나노와이어가 네트워크로 형성된 반도체 나노와이어층인 트랜지스터
|
13 |
13
제 12 항에 있어서, 상기 채널층은 상기 기판 상에 순차적으로 적층된 양자점층 및 제1 산화물층을 포함하는 트랜지스터
|
14 |
14
제 13 항에 있어서,상기 채널층은 상기 양자점층 및 상기 기판 사이에 제2 산화물층을 더 구비하는 트랜지스터
|
15 |
15
제 12 항에 있어서,상기 양자점층은 10nm ~ 100nm 두께를 가지는 트랜지스터
|
16 |
16
제 15 항에 있어서,상기 양자점은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, CdHgZnTe, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe; GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb; SnS, SnSe, SnTe, PbS, PbSe, PbTe, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe, SnPbSSe, SnPbSeTe, SnPbSTe; Si, Ge, SiC, SiGe 또는 이들의 2 이상의 조합을 포함하는 트랜지스터
|
17 |
17
제 16 항에 있어서, 상기 양자점은 코어, 코어-쉘 구조 또는 코어-쉘-쉘 구조를 갖는 트랜지스터
|
18 |
18
제 17 항에 있어서, 상기 양자점은 CdSe 코어, InP 코어, CdSe/CdS 코어-쉘, InP/ZnS 코어-쉘, CdSe/CdS/ZnS 코어-쉘-쉘 중 선택된 구조를 포함하며, 상기 산화물은 SIZO로 이루어진 트랜지스터
|
19 |
19
제 11 항에 있어서, 상기 기판은 플라스틱으로 이루어지며, 상기 제1 산화물층 및 제2 산화물층은 각각 비정질층이며, 상기 게이트 절연층은 비정질 실리콘층 또는 폴리머층인 유연한 트랜지스터
|