| 1 |
1
제1시냅스 회로로부터 출력된 일정한 입력 전류를 수신하는 컬렉터 전극과 접지에 접속된 이미터 전극을 포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바이리스터(biristor); 및상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 제2시냅스 회로로 출력하는 전압 분배기를 포함하는 뉴런 회로
|
| 2 |
2
제1항에 있어서,상기 바이리스터는 바이폴라 NPN 트랜지스터이고, 상기 바이폴라 NPN 트랜지스터의 베이스 전극은 플로팅(floating) 상태인 뉴런 회로
|
| 3 |
3
제1항에 있어서, 상기 전압 분배기는,상기 동작 전압을 공급하는 전압 라인에 접속된 제1전극, 상기 출력 전압을 출력하는 출력 노드에 접속된 제2전극, 및 상기 컬렉터 전극에 접속된 제1제어 단자를 포함하는 제1트랜지스터; 및상기 출력 노드에 접속된 제3전극, 상기 접지에 접속된 제4전극, 및 제2제어 단자를 포함하는 제2트랜지스터를 포함하고,상기 제1트랜지스터는 상기 저항 값들 중에서 제1값을 갖고,상기 제2트랜지스터는 상기 저항 값들 중에서 제2값을 갖는 뉴런 회로
|
| 4 |
4
제3항에 있어서,상기 제1트랜지스터는 n-타입 MOSFET, p-타입 MOSFET, 바이폴라 NPN 트랜지스터, 또는 바이폴라 PNP 트랜지스터이고,상기 제2트랜지스터는 n-타입 MOSFET, p-타입 MOSFET, 바이폴라 NPN 트랜지스터, 또는 바이폴라 PNP 트랜지스터인 뉴런 회로
|
| 5 |
5
제3항에 있어서,상기 제1트랜지스터와 상기 제2트랜지스터 각각이 바이폴라 트랜지스터일 때,상기 제1전극과 상기 제3전극 각각은 컬렉터 전극과 이미지 전극 중 어느 하나이고, 상기 제2전극과 상기 제4전극 각각은 상기 컬렉터 전극과 상기 이미지 전극 중 다른 하나이고,상기 제1제어 단자와 상기 제2제어 단자 각각은 베이스 전극인 뉴런 회로
|
| 6 |
6
뉴로모픽 회로를 포함하는 신경망 처리 유닛(Neural Processing Unit(NPU))에 있어서,상기 뉴로모픽 회로는,제1시냅스 회로;제2시냅스 회로; 및상기 제1시냅스 회로와 상기 제2시냅스 회로사이에 접속된 뉴런 회로를 포함하고,상기 뉴런 회로는,상기 제1시냅스 회로로부터 출력된 일정한 입력 전류를 수신하는 컬렉터 전극과 접지에 접속된 이미터 전극을 포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바이리스터(biristor); 및상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 상기 제2시냅스 회로로 출력하는 전압 분배기를 포함하는 신경망 처리 유닛
|
| 7 |
7
제6항에 있어서,상기 제1시냅스 회로와 상기 제2시냅스 회로 각각은 불휘발성 메모리 장치 또는 휘발성 메모리 장치인 신경망 처리 유닛
|
| 8 |
8
제6항에 있어서, 상기 전압 분배기는,상기 동작 전압을 공급하는 전압 라인에 접속된 제1전극, 상기 출력 전압을 출력하는 출력 노드에 접속된 제2전극, 및 상기 컬렉터 전극에 접속된 제1제어 단자를 포함하는 제1트랜지스터; 및상기 출력 노드에 접속된 제3전극, 상기 접지에 접속된 제4전극, 및 제2제어 단자를 포함하는 제2트랜지스터를 포함하고,상기 제1트랜지스터는 상기 저항 값들 중에서 제1값을 갖고,상기 제2트랜지스터는 상기 저항 값들 중에서 제2값을 갖는 신경망 처리 유닛
|
| 9 |
9
뉴로모픽 회로를 포함하는 신경망 처리 유닛(Neural Processing Unit(NPU))을 포함하는 데이터 처리 장치에 있어서,상기 뉴로모픽 회로는,제1시냅스 회로;제2시냅스 회로; 및상기 제1시냅스 회로와 상기 제2시냅스 회로사이에 접속된 뉴런 회로를 포함하고,상기 뉴런 회로는,상기 제1시냅스 회로로부터 출력된 일정한 입력 전류를 수신하는 컬렉터 전극과 접지에 접속된 이미터 전극을 포함하고, 상기 컬렉터 전극을 통해 컬렉터 신호를 출력하는 바이리스터(biristor); 및상기 컬렉터 신호에 의해 인에이블되고, 동작 전압을 그 안에 포함된 저항 값들을 이용하여 전압 분배하고, 상기 전압 분배의 결과에 해당하는 출력 전압을 상기 제2시냅스 회로로 출력하는 전압 분배기를 포함하는 데이터 처리 장치
|
| 10 |
10
제9항에 있어서, 상기 전압 분배기는,상기 동작 전압을 공급하는 전압 라인에 접속된 제1전극, 상기 출력 전압을 출력하는 출력 노드에 접속된 제2전극, 및 상기 컬렉터 전극에 접속된 제1제어 단자를 포함하는 제1트랜지스터; 및상기 출력 노드에 접속된 제3전극, 상기 접지에 접속된 제4전극, 및 제2제어 단자를 포함하는 제2트랜지스터를 포함하고,상기 제1트랜지스터는 상기 저항 값들 중에서 제1값을 갖고,상기 제2트랜지스터는 상기 저항 값들 중에서 제2값을 갖는 데이터 처리 장치
|
