요약 | 본 발명의 일 실시 예에 따른 상보성 스핀 트랜지스터 논리회로는 자화된 제1 소스, 상기 제1 소스의 자화 방향과 평행하게 자화된 제1 드레인, 상기 제1 소스와 상기 제1 드레인 사이에 위치하며, 상기 제1 소스로부터 스핀 분극된 전자를 도입하여 상기 제1 드레인으로 상기 전자를 전달하는 제1 채널층, 상기 제1 채널층 상부에 위치하여 상기 제1 채널층을 통과하는 상기 전자의 스핀을 조절하는 제1 게이트 전극을 포함하고, 상기 전자는 상기 제1 채널층 통과시 상기 제1 게이트 전극에 인가된 전압에 따라 스핀궤도 결합 유도 자기장에 의해 세차운동을 하는 평행 스핀 트랜지스터 및 자화된 제2 소스, 상기 제2 소스의 자화 방향과 반평행하게 자화된 제2 드레인, 상기 제2 기판 위에 상기 제2 소스와 상기 제2 드레인 사이에 위치하며, 상기 제2 소스로부터 스핀 분극된 전자를 도입하여 상기 제2 드레인으로 상기 전자를 전달하는 제2 채널층, 상기 제2 채널층 상부에 위치하여 상기 제2 채널층을 통과하는 상기 전자의 스핀을 조절하는 제2 게이트 전극을 포함하고, 상기 전자는 상기 제2 채널층 통과시 상기 제2 게이트 전극에 인가된 전압에 따라 스핀궤도 결합 유도 자기장에 의해 세차운동을 하는 반평행 스핀 트랜지스터를 포함하되, 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 공통 입력단자와 연결된다. |
---|---|
Int. CL | H01L 29/772 (2006.01) H01L 29/78 (2006.01) H01L 29/82 (2006.01) H01L 27/105 (2006.01) |
CPC | B82Y 10/00(2013.01) B82Y 10/00(2013.01) B82Y 10/00(2013.01) B82Y 10/00(2013.01) B82Y 10/00(2013.01) B82Y 10/00(2013.01) B82Y 10/00(2013.01) B82Y 10/00(2013.01) |
출원번호/일자 | 1020100044330 (2010.05.12) |
출원인 | 한국과학기술연구원 |
등록번호/일자 | 10-1084019-0000 (2011.11.10) |
공개번호/일자 | |
공고번호/일자 | (20111116) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2010.05.12) |
심사청구항수 | 18 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술연구원 | 대한민국 | 서울특별시 성북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 구현철 | 대한민국 | 서울 성북구 |
2 | 한석희 | 대한민국 | 서울 노원구 |
3 | 장준연 | 대한민국 | 서울 성북구 |
4 | 김형준 | 대한민국 | 서울특별시 용산구 |
5 | 최준우 | 대한민국 | 부산광역시 남구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인씨엔에스 | 대한민국 | 서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술연구원 | 대한민국 | 서울특별시 성북구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.05.12 | 수리 (Accepted) | 1-1-2010-0304535-94 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2011.05.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2011.06.17 | 수리 (Accepted) | 9-1-2011-0052860-16 |
4 | 의견제출통지서 Notification of reason for refusal |
2011.06.23 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0344678-11 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.08.23 | 수리 (Accepted) | 1-1-2011-0654713-13 |
6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.08.23 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0654710-87 |
7 | 등록결정서 Decision to grant |
2011.10.28 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0629309-41 |
8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.02.19 | 수리 (Accepted) | 4-1-2014-5022002-69 |
번호 | 청구항 |
---|---|
1 |
1 제1 기판 위에 위치하며 자화된 제1 소스, 상기 제1 기판 위에 위치하며 상기 제1 소스의 자화 방향과 평행하게 자화된 제1 드레인, 상기 제1 기판 위에 상기 제1 소스와 상기 제1 드레인 사이에 위치하며, 상기 제1 소스로부터 스핀 분극된 전자를 도입하여 상기 제1 드레인으로 상기 전자를 전달하는 제1 채널층, 상기 제1 채널층 상부에 위치하여 상기 제1 채널층을 통과하는 상기 전자의 스핀을 조절하는 제1 게이트 전극을 포함하고, 상기 전자는 상기 제1 채널층 통과시 상기 제1 게이트 전극에 인가된 전압에 따라 스핀궤도 결합 유도 자기장에 의해 세차운동을 하는 평행 스핀 트랜지스터; 및제2 기판 위에 위치하며 자화된 제2 소스, 상기 제2 기판 위에 위치하며 상기 제2 소스의 자화 방향과 반평행하게 자화된 제2 드레인, 상기 제2 기판 위에 상기 제2 소스와 상기 제2 드레인 사이에 위치하며, 상기 제2 소스로부터 스핀 분극된 전자를 도입하여 상기 제2 드레인으로 상기 전자를 전달하는 제2 채널층, 상기 제2 채널층 상부에 위치하여 상기 제2 채널층을 통과하는 상기 전자의 스핀을 조절하는 제2 게이트 전극을 포함하고, 상기 전자는 상기 제2 채널층 통과시 상기 제2 게이트 전극에 인가된 전압에 따라 스핀궤도 결합 유도 자기장에 의해 세차운동을 하는 반평행 스핀 트랜지스터를 포함하되, 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 공통 입력단자와 연결되는 상보성 스핀 트랜지스터 논리회로 |
2 |
2 제1항에 있어서,상기 제2 드레인 및 상기 제1 소스는 전기적으로 연결되고 상기 제2 드레인과 상기 제1 소스는 신호가 출력되는 출력단자와 연결되는 상보성 스핀 트랜지스터 논리회로 |
3 |
3 제1항에 있어서,상기 제2 소스는 접지와 연결되고 상기 제1 드레인은 양의 전압과 연결되는 상보성 스핀 트랜지스터 논리회로 |
4 |
4 제1항에 있어서,상기 제1 게이트 전극 및 상기 제2 게이트 전극에 동일한 전압을 인가하였을 때 상기 평행 스핀 트랜지스터 및 상기 반평행 트랜지스터 중 한 쪽은 온(on)이 되고 다른 쪽은 오프(off)가 되는 상보성 스핀 트랜지스터 논리회로 |
5 |
5 제1항에 있어서,상기 제1 소스 및 상기 제2 소스는 CoFe, Co, Ni, NiFe 및 이들의 조합으로 이루어진 군 중 어느 하나로 된 강자성체인 상보성 스핀 트랜지스터 논리회로 |
6 |
6 제1항에 있어서,상기 제1 드레인 및 상기 제2 드레인은 CoFe, Co, Ni, NiFe 및 이들의 조합으로 이루어진 군 중 어느 하나로 된 강자성체인 상보성 스핀 트랜지스터 논리회로 |
7 |
7 제1항에 있어서,상기 제1 소스 및 상기 제2 소스는 GaAs, MnAs, InAs, MnAs 및 이들의 조합으로 이루어진 군 중 어느 하나로 된 자성 반도체인 상보성 스핀 트랜지스터 논리회로 |
8 |
8 제1항에 있어서,상기 제1 드레인 및 상기 제2 드레인은 GaAs, MnAs, InAs, MnAs 및 이들의 조합으로 이루어진 군 중 어느 하나로 된 자성 반도체인 상보성 스핀 트랜지스터 논리회로 |
9 |
9 제1항에 있어서,상기 제1 채널층 및 상기 제2 채널층은 2차원 전자가스인 상보성 스핀 트랜지스터 논리회로 |
10 |
10 제9항에 있어서,상기 제1 채널층 및 상기 제2 채널층은 GaAs, InAs, InGaAs, InSb 및 이들의 2 이상의 조합으로 이루어진 군 중 어느 하나로 된 물질인 상보성 스핀 트랜지스터 논리회로 |
11 |
11 제1항에 있어서,상기 제1 채널층 및 상기 제2 채널층은 Au, Pt, Ag, Al, Cu, Sb, 그래핀(graphene) 및 이들의 2 이상의 조합으로 이루어진 군 중 어느 하나로 된 물질인 상보성 스핀 트랜지스터 논리회로 |
12 |
12 제11항에 있어서,상기 제1 기판과 상기 제1 채널층 사이에 절연층을 더 포함하는 상보성 스핀 트랜지스터 논리회로 |
13 |
13 제11항에 있어서,상기 제2 기판과 상기 제2 채널층 사이에 절연층을 더 포함하는 상보성 스핀 트랜지스터 논리회로 |
14 |
14 제12항 또는 제13항에 있어서,상기 절연층은 SiO2, Al2O3, TaOx, MgO 및 이들의 2 이상의 조합으로 이루어진 군 중 어느 하나로 된 물질인 상보성 스핀 트랜지스터 논리회로 |
15 |
15 제1항에 있어서,상기 제1 채널층은 n-도핑을 하고 제1 소스 및 제1 드레인과 오믹(ohmic) 또는 쇼트키(Schottky) 접합을 한 상보성 스핀 트랜지스터 논리회로 |
16 |
16 제1항에 있어서,상기 제2 채널층은 n-도핑을 하고 제2 소스 및 제2 드레인과 오믹(ohmic) 또는 쇼트키(Schottky) 접합을 한 상보성 스핀 트랜지스터 논리회로 |
17 |
17 제1항에 있어서,상기 제1 채널층 또는 상기 제2 채널층은 나노선(nano-wire)을 포함하는 상보성 스핀 트랜지스터 논리회로 |
18 |
18 제1항에 있어서,상보성 스핀 트랜지스터 논리회로는 인버터, OR 게이트, AND 게이트, NOR 게이트, NAND 게이트 및 이들의 2 이상의 조합으로 된 군 중 어느 하나의 연산을 수행하는 상보성 스핀 트랜지스터 논리회로 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US08125247 | US | 미국 | FAMILY |
2 | US20110279146 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US2011279146 | US | 미국 | DOCDBFAMILY |
2 | US8125247 | US | 미국 | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
공개전문 정보가 없습니다 |
---|
특허 등록번호 | 10-1084019-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20100512 출원 번호 : 1020100044330 공고 연월일 : 20111116 공고 번호 : 특허결정(심결)연월일 : 20111028 청구범위의 항수 : 18 유별 : H01L 29/82 발명의 명칭 : 상보성 스핀 트랜지스터 논리회로 존속기간(예정)만료일 : 20161111 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국과학기술연구원 서울특별시 성북구... |
제 1 - 3 년분 | 금 액 | 373,500 원 | 2011년 11월 11일 | 납입 |
제 4 년분 | 금 액 | 305,200 원 | 2014년 11월 03일 | 납입 |
제 5 년분 | 금 액 | 305,200 원 | 2015년 11월 02일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2010.05.12 | 수리 (Accepted) | 1-1-2010-0304535-94 |
2 | 선행기술조사의뢰서 | 2011.05.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2011.06.17 | 수리 (Accepted) | 9-1-2011-0052860-16 |
4 | 의견제출통지서 | 2011.06.23 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0344678-11 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.08.23 | 수리 (Accepted) | 1-1-2011-0654713-13 |
6 | [명세서등 보정]보정서 | 2011.08.23 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0654710-87 |
7 | 등록결정서 | 2011.10.28 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0629309-41 |
8 | 출원인정보변경(경정)신고서 | 2014.02.19 | 수리 (Accepted) | 4-1-2014-5022002-69 |
기술번호 | KST2014036363 |
---|---|
자료제공기관 | NTB |
기술공급기관 | 한국과학기술연구원 |
기술명 | 상보성 스핀 트랜지스터 논리회로 |
기술개요 |
본 발명의 일 실시 예에 따른 상보성 스핀 트랜지스터 논리회로는 자화된 제1 소스, 상기 제1 소스의 자화 방향과 평행하게 자화된 제1 드레인, 상기 제1 소스와 상기 제1 드레인 사이에 위치하며, 상기 제1 소스로부터 스핀 분극된 전자를 도입하여 상기 제1 드레인으로 상기 전자를 전달하는 제1 채널층, 상기 제1 채널층 상부에 위치하여 상기 제1 채널층을 통과하는 상기 전자의 스핀을 조절하는 제1 게이트 전극을 포함하고, 상기 전자는 상기 제1 채널층 통과시 상기 제1 게이트 전극에 인가된 전압에 따라 스핀궤도 결합 유도 자기장에 의해 세차운동을 하는 평행 스핀 트랜지스터 및 자화된 제2 소스, 상기 제2 소스의 자화 방향과 반평행하게 자화된 제2 드레인, 상기 제2 기판 위에 상기 제2 소스와 상기 제2 드레인 사이에 위치하며, 상기 제2 소스로부터 스핀 분극된 전자를 도입하여 상기 제2 드레인으로 상기 전자를 전달하는 제2 채널층, 상기 제2 채널층 상부에 위치하여 상기 제2 채널층을 통과하는 상기 전자의 스핀을 조절하는 제2 게이트 전극을 포함하고, 상기 전자는 상기 제2 채널층 통과시 상기 제2 게이트 전극에 인가된 전압에 따라 스핀궤도 결합 유도 자기장에 의해 세차운동을 하는 반평행 스핀 트랜지스터를 포함하되, 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 공통 입력단자와 연결된다. |
개발상태 | 특허만신청(등록) |
기술의 우수성 | |
응용분야 | |
시장규모 및 동향 | |
희망거래유형 | 라이센스 |
사업화적용실적 | 없음 |
도입시고려사항 | 없음 |
과제고유번호 | 1345143303 |
---|---|
세부과제번호 | 2E21670 |
연구과제명 | 정보기술용 나노 광/스핀 소자 기술 개발 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 기초기술연구회 |
연구주관기관명 | 한국과학기술연구원 |
성과제출연도 | 2010 |
연구기간 | 201001~201312 |
기여율 | 0.33333334 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
과제고유번호 | 1345154084 |
---|---|
세부과제번호 | 2010-0017457 |
연구과제명 | 스핀 기반 상보성 논리소자 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국연구재단 |
연구주관기관명 | 한국과학기술연구원(KIST) |
성과제출연도 | 2011 |
연구기간 | 201005~201504 |
기여율 | 0.33333334 |
연구개발단계명 | 기초연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1345161748 |
---|---|
세부과제번호 | krcf-2011-22 |
연구과제명 | KIST-고려대 스핀융합기술 공동연구센터 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 기초기술연구회 |
연구주관기관명 | 한국과학기술연구원 |
성과제출연도 | 2011 |
연구기간 | 200812~201111 |
기여율 | 0.33333334 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
과제고유번호 | 1345123637 |
---|---|
세부과제번호 | 2010-0017457 |
연구과제명 | 스핀 기반 상보성 논리소자 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국연구재단 |
연구주관기관명 | 한국과학기술연구원(KIST) |
성과제출연도 | 2010 |
연구기간 | 201005~201504 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1345143303 |
---|---|
세부과제번호 | 2E21670 |
연구과제명 | 정보기술용 나노 광/스핀 소자 기술 개발 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 기초기술연구회 |
연구주관기관명 | 한국과학기술연구원 |
성과제출연도 | 2010 |
연구기간 | 201001~201312 |
기여율 | 0.5 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
[1020120140275] | 스핀토크를 이용한 측면형 스핀 소자 | 새창보기 |
---|---|---|
[1020110129651] | 스핀 주입을 이용한 상보성 논리소자 | 새창보기 |
[1020110120757] | 수직자화 박막 구조체 및 그 제조 방법 | 새창보기 |
[1020100105510] | 적외선 램프를 구비한 물질층 결정화 장치와 이를 이용한 물질층의 결정화 방법 및 이 방법을 이용한 전자소자의 제조방법 | 새창보기 |
[1020100105509] | 산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 산화막 제거 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자 | 새창보기 |
[1020100065694] | 2형 양자우물을 포함하는 p형 반도체 소자 및 그 제조 방법 | 새창보기 |
[1020100046364] | n-과 p-타입의 이중 전하 공급층 구조를 이용한 스핀 트랜지스터 | 새창보기 |
[1020100044330] | 상보성 스핀 트랜지스터 논리회로 | 새창보기 |
[1020090112005] | InSb 기반 스위칭 소자 및 그의 형성 방법 | 새창보기 |
[1020090077622] | 스핀 축적과 확산을 이용한 다기능 논리 소자 | 새창보기 |
[1020090036208] | 인덕션 레인지 | 새창보기 |
[1020090011125] | 자발 형성 반-양자 구조물의 제조 방법 | 새창보기 |
[1020080096896] | 이중 전하 공급층 구조를 이용한 스핀트랜지스터 | 새창보기 |
[1020080087586] | 개선된 스핀 주입 효율을 갖는 스핀 트랜지스터 | 새창보기 |
[KST2015122420][한국과학기술연구원] | 산화그래핀의 환원 방법, 상기 방법으로 얻어진 환원 산화그래핀 및 상기 환원 산화그래핀을 포함하는 박막 트랜지스터 | 새창보기 |
---|---|---|
[KST2015121578][한국과학기술연구원] | 전도성 질화물을 사이층으로 사용한 높은 스핀주입 효율을갖는 다층막 구조 및 그 제조방법 | 새창보기 |
[KST2015122131][한국과학기술연구원] | 금속 산화물 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법 | 새창보기 |
[KST2015122132][한국과학기술연구원] | 금속을 포함하는 패시배이션 층을 갖는 박막 트랜지스터 및 그 제조 방법 | 새창보기 |
[KST2014051507][한국과학기술연구원] | 강유전체 나노 튜브 어레이 고밀도 기록 매체 | 새창보기 |
[KST2015122539][한국과학기술연구원] | 기판과의 결합력이 향상된 탄소나노튜브 기반 전계효과트랜지스터 소자의 제조방법 및 이에 의하여 제조된 탄소나노튜브 기반 전계효과트랜지스터 소자 | 새창보기 |
[KST2014036457][한국과학기술연구원] | 매설층을 갖는 박막 트랜지스터 및 그 제조 방법 | 새창보기 |
[KST2015123530][한국과학기술연구원] | 박막트랜지스터 제조방법 | 새창보기 |
[KST2018002460][한국과학기술연구원] | 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법(STACKING-TYPE Ⅲ-Ⅴ SEMICONDUCTOR DEVICE USING AMORPHOUS INSULATOR MANUFACTURING METHOD THEREOF) | 새창보기 |
[KST2015121197][한국과학기술연구원] | 강자성체를 이용한 스핀 트랜지스터 | 새창보기 |
[KST2015121679][한국과학기술연구원] | 식각 선택비가 큰 버퍼층을 이용한 자기정렬 강유전체게이트 트랜지스터의 제조방법 | 새창보기 |
[KST2014028246][한국과학기술연구원] | 에픽택셜 성장 강자성체-반도체 접합을 이용한 스핀 트랜지스터 | 새창보기 |
[KST2015122414][한국과학기술연구원] | 스핀을 이용한 상보성 소자 및 그 구현 방법 | 새창보기 |
[KST2014036447][한국과학기술연구원] | 은이 도핑된 산화아연 나노선을 갖는 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
[KST2015123168][한국과학기술연구원] | 실리사이드에의한래치업방지CMOS집적회로장치 | 새창보기 |
[KST2015121494][한국과학기술연구원] | 듀얼 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법 | 새창보기 |
[KST2015122129][한국과학기술연구원] | 마그네슘 산화물 패시배이션 층을 갖는 전자 장치 및 그 제조 방법 | 새창보기 |
[KST2015121605][한국과학기술연구원] | 스핀 주입을 이용한 상보성 논리소자 | 새창보기 |
[KST2014049342][한국과학기술연구원] | 단일벽 탄소나노튜브의 선택적 조립 방법 및 이를 이용한 단일벽 탄소나노튜브 다중 채널을 갖는 전계 효과 트랜지스터의 제조 방법 | 새창보기 |
[KST2014051242][한국과학기술연구원] | 수직자화를 이용한 스핀 트랜지스터 | 새창보기 |
[KST2015123218][한국과학기술연구원] | 전개효과트랜지스터로구성된선형저항기 | 새창보기 |
[KST2015122201][한국과학기술연구원] | P-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법 | 새창보기 |
[KST2015123537][한국과학기술연구원] | 산소 플라즈마 급속 열처리를 이용한 강유전체 게이트제조 방법 | 새창보기 |
[KST2015123275][한국과학기술연구원] | 높은 소자 수율을 갖는 저항 변화 기억 소자용 박막 구조물 | 새창보기 |
[KST2015121831][한국과학기술연구원] | 전자빔으로 조절된 분역의 분극방향에 따른 식각속도차이를 이용한 강유전체 나노점의 제작 방법 | 새창보기 |
[KST2015120402][한국과학기술연구원] | 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법 | 새창보기 |
[KST2014036333][한국과학기술연구원] | 이중 전하 공급층 구조를 이용한 스핀트랜지스터 | 새창보기 |
[KST2015121780][한국과학기술연구원] | 스핀토크를 이용한 측면형 스핀 소자 | 새창보기 |
[KST2015124541][한국과학기술연구원] | 실리콘을 포함하는 산화물 반도체 박막 트랜지스터 | 새창보기 |
[KST2014051245][한국과학기술연구원] | 전도성 질화물을 사이층으로 사용한 높은 스핀주입 효율을 갖는 다층막 구조 | 새창보기 |
심판사항 정보가 없습니다 |
---|