| 1 |
1
내부에 채널층이 형성된 반도체 기판부; 상기 반도체 기판부 상에 서로 이격되어 배치되고, 상기 채널층 상면에 수직인 방향으로 자화된 강자성체 소스 및 드레인; 및 상기 소스와 드레인 사이에서 상기 반도체 기판부 상에 형성되어, 상기 채널층을 통과하는 전자의 스핀 방향을 조절하는 게이트;를 포함하고, 스핀 분극된 전자가 상기 소스로부터 상기 채널층으로 주입되고, 상기 채널층으로 주입된 전자는 채널층 통과 후 상기 드레인으로 주입되며, 상기 전자의 스핀은 상기 채널층 통과시 상기 게이트의 전압에 따라 스핀궤도 결합 유도 자장에 의해 세차운동을 하고,상기 소스 및 드레인의 자화방향은 온 및 오프 동작 동안에 일정하게 고정되어 있는 것을 특징으로 하는 스핀 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 강자성체 소스 및 드레인은 동일한 방향으로 자화된 것을 특징으로 하는 스핀 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 소스 및 드레인은, 강자성 박막과 비자성 박막을 상기 채널층 상면에 수직인 방향으로 교대로 반복 적층한 구조를 갖는 것을 특징으로 하는 스핀 트랜지스터
|
| 4 |
4
제3항에 있어서,상기 강자성 박막은 CoFe, Co, Ni, NiFe 및 이들의 조합으로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 스핀 트랜지스터
|
| 5 |
5
제3항에 있어서,상기 비자성 박막은 Pd, Au, Pt 및 이들의 조합으로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 스핀 트랜지스터
|
| 6 |
6
제1항에 있어서,상기 소스 및 드레인은, 결정 자기 이방성에 따른 결정 용이축이 상기 채널층 상면에 수직인 것을 특징으로 하는 스핀 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 소스 및 드레인은, 높이가 폭 및 길이보다 더 큰 형상을 가짐으로써 형상 이방성에 의해 상기 채널층 상면에 수직인 자화 방향을 갖는 것을 특징으로 하는 스핀 트랜지스터
|
| 8 |
8
제1항에 있어서,상기 소스 및 드레인 중 적어도 하나는 Fe, Co, Ni, CoFe, NiFe 및 이들의 조합으로 이루어진 그룹으로부터 선택된 자성 금속인 것을 특징으로 하는 스핀 트랜지스터
|
| 9 |
9
제1항에 있어서,상기 소스 및 드레인 중 적어도 하나는 (Ga, Mn)As, (In,Mn)As 및 이들의 조합으로 이루어진 그룹으로부터 선택된 자성 반도체인 것을 특징으로 하는 스핀 트랜지스터
|
| 10 |
10
제1항에 있어서,상기 채널층은 2차원 전자가스층인 것을 특징으로 하는 스핀 트랜지스터
|
| 11 |
11
제10항에 있어서,상기 2차원 전자가스층은 GaAs, InAs, InGaAs, InSb 및 이들의 조합으로 이루어진 그룹으로부터 선택된 재료로 형성된 것을 특징으로 하는 스핀 트랜지스터
|
| 12 |
12
제1항에 있어서,상기 반도체 기판부는, 상기 2차원 전자가스층을 이루는 채널층을 샌드위칭하는 하부 클래딩층 및 상부 클래딩층을 포함하고, 상기 하부 클래딩층은 제1 하부 클래딩층과, 상기 제1 하부 클래딩층 아래에 형성되어 상기 제1 하부 클래딩층보다 큰 밴드갭을 갖는 제2 하부 클래딩층을 포함하고, 상기 상부 클래딩층은 제1 상부 클래딩층과, 상기 제1 상부 클래딩층 위에 형성되어 상기 제1 상부 클래딩층보다 큰 밴드갭을 갖는 제2 상부 클래딩층을 포함하는 것을 특징으로 하는 스핀 트랜지스터
|
| 13 |
13
제12항에 있어서,상기 소스 및 드레인은 상기 반도체 기판부 상면 아래로 매립되어, 상기 제1 상부 클래딩층 또는 그 아래로 연장된 것을 특징으로 하는 스핀 트랜지스터
|
| 14 |
14
제13항에 있어서,상기 소스 및 드레인의 하면은 상기 채널층까지 연장된 것을 특징으로 하는 스핀 트랜지스터
|
| 15 |
15
제13항에 있어서,상기 소스 및 드레인의 하면은 상기 하부 클래딩층까지 연장된 것을 특징으로 하는 스핀 트랜지스터
|
| 16 |
16
제12항에 있어서,상기 채널층은 InAs로 형성되고, 상기 제1 하부 클래딩층과 제1 상부 클래딩층은 언도프 InGaAs로 형성되고, 상기 제2 하부 클래딩층과 제2 상부 클래딩층은 언도프 InAlAs로 형성된 것을 특징으로 하는 스핀 트랜지스터
|
| 17 |
17
제1항에 있어서,상기 반도체 기판부는 상기 채널층의 길이 방향에 따라 양측부가 제거된 리지 구조를 갖고, 상기 리지 구조에 의해 채널의 폭이 한정되고, 상기 리지 구조의 제거된 양측부에는 평탄화를 위한 절연막이 형성된 것을 특징으로 하는 스핀 트랜지스터
|
