1 |
1
내부에 채널층이 형성된 반도체 기판부;
상기 반도체 기판부 상에 에피택셜 성장되어 결정 이방성에 의해 상기 채널층의 길이 방향으로 자화된 강자성체 소스 및 드레인 - 상기 소스 및 드레인은 상기 채널 방향으로 서로 이격되어 배치되고, 상호 동일한 방향으로 자화됨 - ; 및
상기 반도체 기판부와 절연되도록 상기 소스와 드레인 사이에서 상기 반도체 기판부 상에 형성되고 상기 채널층을 통과하는 전자의 스핀을 조절하는 게이트;
를 포함하는 스핀 트랜지스터
|
2 |
2
제1항에 있어서,
상기 소스 및 드레인은 결정자기 이방성에 따른 자화 용이축이 상기 채널층의 길이 방향에 평행한 것을 특징으로 하는 스핀 트랜지스터
|
3 |
3
제2항에 있어서,
상기 반도체 기판부의 상부는 GaAs로 되고, 상기 소스 및 드레인은 hcp-Co로 되고, 상기 hcp-Co의 c축이 상기 GaAs의 [1 1 0] 방향을 향하는 것을 특징으로 하는 스핀 트랜지스터
|
4 |
4
제1항에 있어서,
상기 소스 및 드레인의 자화 용이축을 상기 채널층의 길이 방향으로 향하도록 상기 소스 및 드레인의 결정 방향을 조절하기 위한 결정 방향 조정막이 상기 강자성체 소스 및 드레인과 상기 반도체 기판부 사이에 배치된 것을 특징으로 하는 스핀 트랜지스터
|
5 |
5
제4항에 있어서,
상기 반도체 기판부의 상부는 GaAs로 되고, 상기 소스 및 드레인은 hcp-Co로 되고, 상기 소스 및 드레인과 GaAs 사이에 Cr으로 된 결정 방향 조정막이 배치된 것을 특징으로 하는 스핀 트랜지스터
|
6 |
6
제1항에 있어서,
상기 채널층은 2차원 전자가스층인 것을 특징으로 하는 스핀 트랜지스터
|
7 |
7
제6항에 있어서,
상기 2차원 전자가스층은 GaAs, InAs, InGaAs, InSb 및 이들의 조합으로 이루어진 그룹으로부터 선택된 재료로 형성된 것을 특징으로 하는 스핀 트랜지스터
|
8 |
8
제6항에 있어서,
상기 반도체 기판부는 상기 채널층을 샌드위칭하는 하부 클래딩층 및 상부 클래딩층을 포함하고,
상기 하부 클래딩층은 제1 하부 클래딩층과, 상기 제1 하부 클래딩층 아래에 형성되어 상기 제1 하부 클래딩층보다 큰 밴드갭을 갖는 제2 하부 클래딩층을 포함하고,
상기 상부 클래딩층은 제1 상부 클래딩층과, 상기 제1 상부 클래딩층 위에 형성되어 상기 제1 상부 클래딩층보다 큰 밴드갭을 갖는 제2 상부 클래딩층을 포함하는 것을 특징으로 하는 스핀 트랜지스터
|
9 |
9
제1항에 있어서,
상기 반도체 기판부는 상기 소스 및 드레인과 접하는 접촉면으로부터 상기 채널층에 이르기까지 n-도프된 다층으로 구성되며, 상기 n-도프의 다층은 위로부터 아래층으로 갈수록 도핑 농도가 낮고, 상기 n-도프의 다층의 최하층부은 상기 채널층으로 사용되고, 상기 n-도프의 다층의 최상층부는 상기 소스 및 드레인과 쇼트키 장벽을 형성하는 것을 특징으로 하는 스핀 트랜지스터
|
10 |
10
제9항에 있어서,
상기 n-도프된 다층은 아래로부터 순차적으로 적층된 제1 내지 제3 n-AlGaAs층을 포함하고, 제1 n-AlGaAs층의 도핑 농도는 제2 n-AlGaAs층의 도핑 농도보다 낮고, 제2 n-AlGaAs층의 도핑 농도는 제3 n-AlGaAs층의 도핑 농도보다 낮은 것을 특징으로 하는 스핀 트랜지스터
|
11 |
11
제9항에 있어서,
상기 n-도프된 다층은 아래로부터 순차적으로 적층된 제1 내지 제3 n-GaAs층을 포함하고, 제1 n-GaAs층의 도핑 농도는 제2 n-GaAs층의 도핑 농도보다 낮고, 제2 n-GaAs층의 도핑 농도는 제3 n-GaAs층의 도핑 농도보다 낮은 것을 특징으로 하는 스핀 트랜지스터
|
12 |
12
제1항에 있어서,
상기 반도체 기판부는 상기 채널층의 길이 방향에 따라 상기 채널층의 양측부가 제거된 리지 구조를 갖고, 상기 리지 구조에 의해 채널의 폭이 한정되고, 상기 리지 구조의 제거된 양측부에는 평탄화를 위한 절연막이 형성된 것을 특징으로 하는 스핀 트랜지스터
|
13 |
13
내부에 채널층이 형성된 반도체 기판부를 마련하는 단계;
상기 반도체 기판부 상에 강자성체층을 에피택셜 성장시키는 단계;
상기 강자성체층과 반도체 기판부를 패터닝하여 상기 채널층의 길이 방향과 폭을 한정하는 단계;
상기 강자성체층을 패터닝하여 상기 채널층의 길이를 따라 상호 이격 배치된 소스 및 드레인을 한정하는 단계;
상기 소스 및 드레인 사이에서 상기 반도체 기판부 상에 게이트 절연막과 게이트를 형성하는 단계;를 포함하고,
상기 강자성체층의 에피택셜 성장 단계에서, 상기 강자성체층은 결정 이방성에 의해 상기 채널층의 길이 방향으로 자화되도록 결정 성장되는, 스핀 트랜지스터의 제조 방법
|
14 |
14
제13항에 있어서,
상기 강자성체층 에피택셜 성장 단계는, 분자선 에피택시 성장에 의해 실행되는 것을 특징으로 하는 스핀 트랜지스터의 제조 방법
|
15 |
15
제13항에 있어서,
상기 강자성체층의 에피택셜 성장 단계에서, 상기 강자성체층은 결정자기 이방성에 따른 자화 용이축이 상기 채널층의 길이 방향에 평행하게 되도록 결정 성장되는 것을 특징으로 하는 스핀 트랜지스터의 제조 방법
|
16 |
16
제15항에 있어서,
상기 반도체 기판부의 상부는 GaAs로 형성되고,
상기 강자성체층 에피택셜 성장 단계는 hcp-Co층을 에피택셜 성장시키되 상기 hcp-Co의 c축이 상기 GaAs의 [1 1 0] 방향을 향하도록 에피택셜 성장시키는 단계를 포함하는 것을 특징으로 하는 스핀 트랜지스터의 제조 방법
|
17 |
17
제13항에 있어서,
상기 반도체 기판부 마련 단계와 상기 강자성체층 에피택셜 성장 단계 사이에, 상기 강자성체층의 자화 용이축을 상기 채널층의 길이 방향으로 향하도록 하기 위한 결정 방향 조정막을 상기 반도체 기판부 상에 형성하는 단계를 더 포함하는 것을 특징으로 하는 스핀 트랜지스터의 제조 방법
|
18 |
18
제17항에 있어서,
상기 반도체 기판부의 상부는 GaAs로 형성되고, GaAs 반도체 상에 상기 결정 방향 조정막으로서 Cr막을 형성하고, 강자성체층으로서 hcp-Co를 형성하는 것을 특징으로 하는 스핀 트랜지스터의 제조 방법
|
19 |
19
제13항에 있어서,
상기 채널층의 길이 방향과 폭을 한정하는 단계는 채널 영역 양측의 반도체 및 강자성체를 식각으로 제거하여 채널폭을 한정하는 리지 구조를 형성하는 단계를 포함하고,
상기 리지 구조의 제거된 양측부에 평탄화를 위한 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스핀 트랜지스터의 제조 방법
|