| 1 |
1
금속 박막 상부에 반도체 칩 안착용 감광성 드라이 필름을 라미네이트하는 (a) 단계; 상기 금속 박막 하부에 얼라인먼트 패턴용 감광성 드라이 필름을 라미네이트하는 (b) 단계; 상기 반도체 칩 안착용 감광성 드라이 필름에 반도체 칩을 삽입하기 위한 반도체 칩 삽입구를 형성하는 (c) 단계; 상기 얼라인먼트 패턴용 감광성 드라이 필름에 얼라인먼트 패턴을 형성하는 (d) 단계; 상기 얼라인먼트 패턴이 형성된 부분만을 남기고 금속 박막을 에칭하여 얼라인먼트 포스트를 형성하는 (e) 단계; 상기 반도체 칩 삽입구가 형성된 감광성 드라이 필름 상에 반도체 칩 이탈 방지용 감광성 드라이 필름을 라미네이트하고, 남아있는 얼라인먼트 패턴용 감광성 드라이 필름을 제거하는 (f) 단계; 반도체 칩이 상기 반도체 칩 삽입구에 삽입된 후에, 상기 반도체 칩 안착용 감광성 드라이 필름 상에 패키징재를 적층하는 (g)단계; 남아 있는 감광성 드라이 필름을 제거하는 (h)단계; 및 상기 반도체 칩 하부를 패키징재로 적층하는 (i)단계를 포함하는 것을 특징으로 하는 칩 내장형 기판 제조방법
|
| 2 |
2
제 1항에 있어서, 상기 (i)단계 이후에, 상기 얼라인먼트 포스트를 이용하여 얼라인 홀을 형성하고, 형성된 얼라인 홀을 기준으로 반도체 칩 연결 비아를 형성하는 (j)단계; 및 배선을 형성하는 (k)단계를 더 포함하는 것을 특징으로 하는 칩 내장형 기판 제조방법
|
| 3 |
3
제 1항에 있어서,상기 (g)단계와 (h)단계 사이 또는 상기 (h)단계와 (i)단계 사이에, 반도체 칩을 얇게 하는 (l)단계를 더 포함하는 것을 특징으로 하는 칩 내장형 기판 제조방법
|
| 4 |
4
제 3항에 있어서,(k)단계에서 반도체 칩을 얇게 하는 것은 CMP공정에 의해 이루어지는 것을 특징으로 하는 칩 내장형 기판 제조방법
|
| 5 |
5
제 2항에 있어서,상기 (j)단계에서 얼라인 홀 형성은 x-ray가이드 드릴을 이용하여 형성하는 것이고, 반도체 칩 연결 비아의 형성은 레이저를 이용하여 형성하는 것임을 특징으로 하는 칩 내장형 기판 제조방법
|
| 6 |
6
제 1항에 있어서,상기 반도체 칩 안착용 감광성 드라이 필름의 두께는, 안착될 상기 반도체 칩의 두께와 동일하거나 반도체 칩 두께의 2배 사이인 것을 특징으로 하는 칩 내장형 기판 제조방법
|
| 7 |
7
제 1항에 있어서,상기 얼라인먼트 패턴용 감광성 드라이 필름의 두께는, 상기 반도체 칩 안착용 감광석 드라이 필름보다 얇게 형성하는 것을 특징으로 하는 칩 내장형 기판 제조방법
|
| 8 |
8
제1항에 있어서,상기 패키징재는 폴리머이거나 에폭시 수지인 것을 특징으로 하는 칩 내장형 기판 제조방법
|
