| 1 |
1
제1 솔더 볼들을 통해 제1 반도체 칩과 결합하는 상면과, 제2 솔더 볼들이 형성되고 상기 제2 솔더 볼들 사이에 위치하는 제2 반도체 칩과 결합하는 하면을 갖는 제1 인터포저;상기 제2 솔더 볼들을 통해 상기 제1 인터포저와 결합하여, 상기 제2 솔더 볼들의 높이에 의해 상기 제2 반도체 칩의 수용 공간을 형성하게 하는 상면과, 상기 제2 솔더 볼들과 상하방향으로 일직선상에 위치하는 제3 솔더 볼들이 형성되고, 상기 제3 솔더 볼들 사이에 위치하는 제3 반도체 칩과 결합하는 하면을 갖는 제2 인터포저; 및상기 제3 솔더 볼들을 통해 상기 제2 인터포저와 결합하여, 상기 제3 솔더 볼들의 높이에 의해 상기 제3 반도체 칩의 수용 공간을 형성하는 기판;을 포함하는 적층형 반도체 패키지
|
| 2 |
2
제1항에 있어서, 상기 제1 인터포저 또는 상기 제2 인터포저는,인쇄 회로 기판을 포함하는 것인 적층형 반도체 패키지
|
| 3 |
3
삭제
|
| 4 |
4
제1 솔더 볼들을 통해 제1 반도체 칩과 결합하는 상면과, 제2 솔더 볼들이 형성되고 상기 제2 솔더 볼들 사이에 위치하는 제2 반도체 칩과 결합하는 하면을 갖는 인터포저; 및상기 제2 솔더 볼들을 통해 상기 인터포저와 결합하여, 상기 제2 솔더 볼들의 높이에 의해 상기 제2 반도체 칩의 수용 공간을 형성하는 기판을 포함하되,상기 기판은,상기 인터포저의 하면과 대향하는 상면에 상기 제2 솔더 볼과 상하방향으로 일직선상에 위치하는 기판 솔더 볼이 형성되며,상기 기판 솔더 볼은,상기 제2 솔더 볼과 결합하여, 상기 제2 솔더 볼의 제1 높이보다 큰 제2 높이로 변형되어 상기 제2 높이에 의해 상기 제2 반도체 칩의 수용 공간을 형성하는 것을 특징으로 하는 적층형 반도체 패키지
|
| 5 |
5
인터포저의 상면에 제1 온도에서, 제1 녹는점의 제1 솔더 볼들을 이용하여 제1 반도체 칩을 형성하는 단계;상기 인터포저의 하면에 제2 솔더 볼들을 형성하고, 형성된 상기 제2 솔더 볼들 사이에 상기 제2 솔더 볼들의 높이보다 작은 높이를 갖는 제2 반도체 칩을 형성하는 단계; 및상기 제1 온도보다 낮은 제2 온도에서, 상기 제1 녹는점보다 낮은 제2 녹는점의 상기 제2 솔더 볼을 통해 상기 인터포저와 기판을 결합하여, 상기 제2 반도체 칩을 수용하는 수용공간을 형성하는 단계;를 포함하는 적층형 반도체 패키지의 제조 방법
|
| 6 |
6
삭제
|
| 7 |
7
제5항에 있어서, 상기 제2 반도체 칩을 형성하는 단계 이후, 상기 제2 솔더 볼들과 상하방향으로 일직선상에 위치하도록 상기 제2 녹는점보다 높은 제3 녹는점의 제3 솔더 볼들을 상기 기판의 상면에 형성하는 단계를 더 포함하고,상기 인터포저와 상기 기판을 결합하는 과정에서, 상기 제2 온도보다 높은 제3 온도에서, 상기 제3 녹는점의 제3 솔더 볼과 상기 제2 녹는점의 상기 제2 솔더 볼이 결합하여 상기 수용 공간을 형성하는 것을 특징으로 하는 적층형 반도체 패키지의 제조 방법
|
