맞춤기술찾기

이전대상기술

티형 게이트 전극 및 형성방법

  • 기술번호 : KST2015159267
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 T형 게이트 전극 및 형성방법에 관한 것으로, 버퍼층, 채널층, 베리어층, 제2식각정지층, 더미 게이트층, 제1식각정지층, 캡층 및 패시베이션층이 형성된 반도체 기판의 상부에 전자빔 레지스트 패턴을 형성하는 단계, 상기 전자빔 레지스트 패턴의 하부에 형성되어 있는 패시베이션층을 식각하는 단계, 상기 패시베이션층의 식각된 영역의 하부에 형성되어 있는 캡층 및 제1식각 정지층을 식각하는 단계, 식각된 상기 캡층 및 제1식각정지층의 내부에 게이트 마스크를 형성하는 단계, 상기 게이트 마스크의 하부와 제2식각정지층의 상부에 형성되어 있는 상기 더미 게이트 층을 리세스 식각하는 단계 및 상기 게이트 마스크의 상부에 게이트 전극의 형성을 위한 금속층을 증착하는 단계를 포함한다. 따라서, 본 발명은 종래의 T형 게이트 전극의 하부영역에 해당하는 게이트 마스크의 저면에 더미 게이트 층을 형성하고, 상기 더미 게이트 층의 리세스 공정을 추가로 수행함으로써 T형 게이트 전극의 하단 영역의 폭을 수십 나노 스케일로 구현이 가능하며, 기존의 장비의 한계를 극복할 수 있으며, 종래의 패턴 내부에 게이트 전극 형성물질을 증착하는 공정 대신, 더미 게이트 층의 리세스 공정 및 게이트 전극 형성물질 증착공정을 병행하여 수행함으로써, 수십 나노대에서 패시베이션층의 오픈된 영역의 갭이 먼저 금속물질로 메워져 게이트 전극이 단선되는 문제를 방지할 수 있어, 공정상의 수율을 향상시키며, 이로 인하여 HEMT 소자의 특성 열화를 방지하여 신뢰성을 증가시킬 수 있다.고 전자 이동도 트랜지스터, T형 게이트, 더미 게이트 층
Int. CL B82Y 40/00 (2011.01) H01L 21/336 (2011.01)
CPC H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01) H01L 21/28114(2013.01)
출원번호/일자 1020050118039 (2005.12.06)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-0681842-0000 (2007.02.06)
공개번호/일자
공고번호/일자 (20070212) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.12.06)
심사청구항수 22

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 연성진 대한민국 인천 부평구
2 서광석 대한민국 서울 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박정학 대한민국 서울특별시 강남구 테헤란로 ***, ****호(역삼동, 아남타워)(넥스트원국제특허법률사무소)
2 정지원 대한민국 서울특별시 서초구 반포대로**길**, ***호(서초동,서초빌리지프라자)(특허법인이노(제*분사무소))
3 박윤성 대한민국 서울특별시 서초구 서초중앙로 ***, *층 서천석국제특허법률사무소 (서초동, 카이스시스템빌딩)
4 서천석 대한민국 서울특별시 서초구 서초중앙로**길 **, *층 (서초동, 서초다우빌딩)(특허법인세하)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2005.12.06 수리 (Accepted) 1-1-2005-0711474-70
2 보정요구서
Request for Amendment
2005.12.08 발송처리완료 (Completion of Transmission) 1-5-2005-0123771-37
3 서지사항보정서
Amendment to Bibliographic items
2005.12.09 수리 (Accepted) 1-1-2005-0719265-10
4 선행기술조사의뢰서
Request for Prior Art Search
2006.09.07 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2006.10.16 수리 (Accepted) 9-1-2006-0065633-01
6 의견제출통지서
Notification of reason for refusal
2006.11.09 발송처리완료 (Completion of Transmission) 9-5-2006-0661415-61
7 명세서등보정서
Amendment to Description, etc.
2007.01.09 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0022796-63
8 의견서
Written Opinion
2007.01.09 수리 (Accepted) 1-1-2007-0022826-45
9 등록결정서
Decision to grant
2007.02.05 발송처리완료 (Completion of Transmission) 9-5-2007-0070303-95
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.01.29 수리 (Accepted) 4-1-2008-5015497-73
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
버퍼층, 채널층, 베리어층, 제2식각정지층, 더미 게이트층, 제1식각정지층, 캡층 및 패시베이션층이 형성된 반도체 기판의 상부에 전자빔 레지스트 패턴을 형성하는 단계(S1);상기 전자빔 레지스트 패턴의 하부에 형성되어 있는 패시베이션층을 식각하는 단계(S2);상기 패시베이션층의 식각된 영역의 하부에 형성되어 있는 캡층 및 제1식각 정지층을 식각하는 단계(S3);식각된 상기 캡층 및 제1식각정지층의 내부에 게이트 마스크를 형성하는 단계(S4);상기 게이트 마스크의 하부와 제2식각정지층의 상부에 형성되어 있는 상기 더미 게이트 층을 리세스 식각하는 단계(S5); 및상기 게이트 마스크의 상부에 게이트 전극의 형성을 위한 금속층을 증착하는 단계(S6)를 포함하는 T형 게이트 전극 형성방법
2 2
제1항에 있어서,상기 단계(S6) 이후, 열처리하여 리세스 식각된 상기 더미 게이트층을 금속화하는 단계를 더 포함하는 T형 게이트 전극 형성방법
3 3
제1항에 있어서, 상기 패시베이션층은 Si3N4인 T형 게이트 전극 형성방법
4 4
제1항에 있어서, 상기 단계(S1)은,상기 캡층의 상부에 순차적으로 제1전자빔 레지스트, PMGI층, 제2전자빔 레지스트를 형성하는 단계;상기 제2전자빔 레지스트 패턴을 형성하는 단계;상기 PMGI층을 사이드 식각하는 단계; 및상기 제1전자빔 레지스트 패턴을 형성하는 단계를 포함하는 T형 게이트 전극 형성방법
5 5
제4항에 있어서,상기 제1전자빔 레지스트 및 제2전자빔 레지스트는 양성 전자빔 레지스트 인 T형 게이트 전극 형성방법
6 6
제5항에 있어서,상기 양성 전자빔 레지스트는 ZEP인 T형 게이트 전극 형성방법
7 7
제4항에 있어서,상기 PMGI층을 사이드 식각하는 단계에서의 식각은 수산화 테트라메틸암모늄 수용액의 식각용액을 사용한 습식 식각인 T형 게이트 전극 형성방법
8 8
제1항에 있어서,상기 단계(S2)에서의 식각은 SF6과 Ar의 혼합가스를 사용한 건식 식각인 HEMT소자의 T형 게이트 형성방법
9 9
제1항에 있어서, 상기 단계(S3)에서의 식각은 습식 식각인 T형 게이트 전극 형성방법
10 10
제9항에 있어서,상기 습식 식각에서의 식각 용액을 시트르산(C6H8O7)과 과산화수소(H2O2)를 7:1로 혼합한 용액을 사용하여 캡층을 식각하는 T형 게이트 전극 형성방법
11 11
제9항에 있어서, 상기 습식 식각에서의 식각 용액을 염산계열(HCl:H3PO4:H2O=1:1:1)의 용액을 사용하는 제1 식각 정지층을 식각하는 T형 게이트 전극 형성방법
12 12
제1항에 있어서,상기 단계(S5)에서의 식각은 인산(H3PO4)과 과산화수소(H2O2) 및 물(H2O)을 1:1:400의 비율로 혼합한 용액을 사용한 습식 식각인 T형 게이트 전극 형성방법
13 13
제1항에 있어서,상기 단계(S6)는,상기 게이트 마스크의 상부에 확산 방지층을 단일층 또는 다층으로 증착하는 단계; 및상기 확산 방지층의 상부에 게이트 헤드층을 증착하는 단계를 포함하는 T형 게이트 전극 형성방법
14 14
제1항에 있어서, 상기 제1 및 제2 식각 정지층은 InP인 T형 게이트 전극 형성방법
15 15
제1항에 있어서,상기 캡층은 In0
16 16
반도체 기판의 상부에 형성된 T형 게이트 전극의 하부 영역;상기 하부 영역의 상부에 형성되어 상기 하부 영역을 형성하기 위한 게이트 마스크;상기 게이트 마스크 및 게이트 전극 헤드의 확산을 방지하는 단일층 또는 다층의 확산 방지 금속층; 및상기 확산 방지 금속층의 상부에 형성된 게이트 헤드를 포함하는 T형 게이트 전극
17 17
제16항에 있어서,상기 반도체 기판은 HEMT 소자를 형성하기 위한 것으로, GaAs계, InP계 기판 중 어느 하나인 T형 게이트 전극
18 18
제16항에 있어서,상기 하부 영역은 비 도핑된 T형 게이트 전극
19 19
제18항에 있어서,상기 하부 영역은 In0
20 20
제16항에 있어서, 상기 게이트 마스크는 Ni/Pt인 T형 게이트 전극
21 21
제16항에 있어서,상기 확산 방지 금속층은 Ti/Pt인 T형 게이트 전극
22 22
제16항에 있어서,상기 게이트 헤드는 Au인 T형 게이트 전극
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.