맞춤기술찾기
이전대상기술
나노 와이어 메모리 소자 및 그 제조 방법
- 기술번호 : KST2015159345
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 나노 와이어 메모리 소자 및 그 제조 방법에 관해 개시되어 있다. 여기서 본 발명은 기판과, 상기 기판 상에 형성된 제1 전극과, 상기 제1 전극의 한쪽에 주어진 길이로 형성된 제1 나노 와이어와, 상기 제1 전극 위에 상기 제1 전극과 겹치게 형성된 제2 전극 및 상기 제1 전극의 한쪽에 대응하는 상기 제2 전극의 한쪽에 형성된 제2 나노 와이어를 포함하고, 상기 제1 및 제2 전극사이에 절연층이 존재하는 것을 특징으로 메모리 소자 및 그 제조 방법을 제공한다. 상기 제1 및 제2 전극은 일부만 겹칠 수 있고, 상기 나노 와이어는 탄소나노튜브일 수 있으며, 상기 기판 상에 상기 제1 및 제2 전극과 상기 제1 및 제2 나노 와이어를 포함하는 구조물이 적어도 한 개 더 구비될 수 있다. |
|---|---|
| Int. CL | H01L 27/115 (2011.01) B82Y 10/00 (2011.01) |
| CPC | G11C 13/025(2013.01) G11C 13/025(2013.01) G11C 13/025(2013.01) G11C 13/025(2013.01) G11C 13/025(2013.01) |
| 출원번호/일자 | 1020060021874 (2006.03.08) |
| 출원인 | 삼성전자주식회사, 재단법인서울대학교산학협력재단 |
| 등록번호/일자 | 10-0707212-0000 (2007.04.06) |
| 공개번호/일자 | |
| 공고번호/일자 | (20070413) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2006.03.08) |
| 심사청구항수 | 28 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 삼성전자주식회사 | 대한민국 | 경기도 수원시 영통구 |
| 2 | 재단법인서울대학교산학협력재단 | 대한민국 | 서울특별시 관악구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 유진규 | 대한민국 | 경기 성남시 분당구 |
| 2 | 김철순 | 대한민국 | 경기 안양시 동안구 |
| 3 | 이정훈 | 대한민국 | 서울 관악구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 리앤목특허법인 | 대한민국 | 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 삼성전자주식회사 | 대한민국 | 경기도 수원시 영통구 |
| 2 | 재단법인서울대학교산학협력재단 | 대한민국 | 서울특별시 관악구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | 특허출원서 Patent Application |
2006.03.08 | 수리 (Accepted) | 1-1-2006-0165275-17 |
| 2 | 보정요구서 Request for Amendment |
2006.03.09 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0036357-64 |
| 3 | 서지사항보정서 Amendment to Bibliographic items |
2006.04.04 | 수리 (Accepted) | 1-1-2006-0235086-60 |
| 4 | 선행기술조사의뢰서 Request for Prior Art Search |
2006.11.10 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 5 | 선행기술조사보고서 Report of Prior Art Search |
2006.12.05 | 수리 (Accepted) | 9-1-2006-0082113-14 |
| 6 | 등록결정서 Decision to grant |
2007.02.14 | 발송처리완료 (Completion of Transmission) | 9-5-2007-0086141-14 |
| 7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2008.01.29 | 수리 (Accepted) | 4-1-2008-5015497-73 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2012.06.21 | 수리 (Accepted) | 4-1-2012-5132663-40 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.08.22 | 수리 (Accepted) | 4-1-2014-5100909-62 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.20 | 수리 (Accepted) | 4-1-2015-5036045-28 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 기판;상기 기판 상에 형성된 제1 전극;상기 제1 전극의 한쪽에 주어진 길이로 형성된 제1 나노 와이어;상기 제1 전극 위에 상기 제1 전극과 겹치게 형성된 제2 전극; 및상기 제1 전극의 한쪽에 대응하는 상기 제2 전극의 한쪽에 형성된 제2 나노 와이어를 포함하고,상기 제1 및 제2 전극사이에 절연층이 존재하는 것을 특징으로 메모리 소자 |
| 2 |
2 제 1 항에 있어서, 상기 기판은 베이스 기판과 절연기판이 순차적으로 적층된 것을 특징으로 하는 메모리 소자 |
| 3 |
3 제 1 항에 있어서, 상기 제1 및 제2 전극은 일부가 겹친 것을 특징으로 하는 메모리 소자 |
| 4 |
4 제 1 항에 있어서, 상기 나노 와이어는 탄소나노튜브인 것을 특징으로 하는 메모리 소자 |
| 5 |
5 제 1 항에 있어서, 상기 기판 상에 상기 제1 및 제2 전극과 상기 제1 및 제2 나노 와이어가 적어도 한 개 더 구비된 것을 특징으로 하는 메모리 소자 |
| 6 |
6 기판;상기 기판 상에 주어진 간격으로 이격된 제1 및 제2 하부전극;상기 제1 및 제2 하부전극을 연결하는 제1 나노 와이어;상기 제1 하부전극 위에 상기 제1 하부전극과 겹치게 형성된 제1 상부전극;상기 제2 하부전극 위에 상기 제2 하부전극과 겹치게 형성된 제2 상부전극; 및상기 제1 및 제2 상부전극을 연결하는 제2 나노 와이어를 포함하고,상기 제1 및 제2 상부전극은 상기 제1 및 제2 하부전극과 동일한 간격으로 이격되어 있고,상기 제1 하부전극과 상기 제1 상부전극사이와 상기 제2 하부전극과 상기 제2 상부전극사이에 절연층이 존재하는 것을 특징으로 하는 메모리 소자 |
| 7 |
7 제 6 항에 있어서, 상기 기판은 베이스 기판과 절연기판이 순차적으로 적층된 것을 특징으로 하는 메모리 소자 |
| 8 |
8 제 7 항에 있어서, 상기 제1 및 제2 하부전극사이의 상기 절연기판에 그루브가 형성된 것을 특징으로 하는 메모리 소자 |
| 9 |
9 제 6 항에 있어서, 상기 제1 및 제2 상부전극은 각각 상기 제1 및 제2 하부전극과 일부 겹친 것을 특징으로 하는 메모리 소자 |
| 10 |
10 제 6 항에 있어서, 상기 절연층은 포토레지스트막인 것을 특징으로 하는 메모리 소자 |
| 11 |
11 제 6 항에 있어서, 상기 제1 및 제2 나노 와이어는 탄소나노튜브인 것을 특징으로 하는 메모리 소자 |
| 12 |
12 기판 상에 제1 및 제2 전극을 겹치고 서로 절연되게 형성하는 제1 단계;상기 기판 상에 상기 제1 및 제2 전극과 각각 마주하는 제1 및 제2 더미 전극을 겹치고 서로 절연되게 형성하는 제2 단계;상기 제1 전극과 상기 제1 더미 전극을 연결하는 제1 나노 와이어를 형성하는 제3 단계;상기 제2 전극과 상기 제2 더미 전극을 연결하는 제2 나노 와이어를 형성하는 제4 단계;상기 제1 및 제2 전극을 덮고 동일한 길이의 상기 제1 및 제2 나노 와이어를 덮는 마스크를 형성하는 제5 단계; 및상기 제1 및 제2 더미 전극과 상기 마스크로 덮이지 않은 상기 제1 및 제 나노 와이를 제거하고, 상기 마스크를 제거하는 제6 단계를 포함하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 13 |
13 제 12 항에 있어서, 상기 제1 단계는,상기 기판 상에 제1 전극을 형성하는 단계;상기 기판 상에 상기 제1 전극을 덮는 층간 절연층을 형성하는 단계;상기 층간 절연층 상에 상기 제2 전극을 형성하는 단계; 및상기 제1 및 제2 전극 둘레의 상기 층간 절연층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 메모리 소자의 제조방법 |
| 14 |
14 제 13 항에 있어서, 상기 층간 절연층을 제거한 후, 상기 제1 및 제2 전극과 마주하는 영역의 상기 기판을 과도식각하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 15 |
15 제 12 항 또는 제 13 항에 있어서, 상기 제2 단계는,상기 기판 상에 상기 제1 및 제2 전극을 덮는 제1 포토레지스트막을 형성하는 단계;상기 제1 포토레지스트막 상에 상기 제1 더미 전극을 형성하는 단계;상기 제1 포토레지스트막 상에 상기 제1 더미 전극을 덮는 제2 포토레지스트막을 형성하는 단계;상기 제2 포토레지스트막 상에 상기 제2 더미 전극을 형성하는 단계; 및상기 제1 및 제2 더미 전극 둘레의 상기 제1 및 제2 포토레지스트막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 16 |
16 제 12 항에 있어서, 상기 기판 상에 상기 제1 및 제2 전극과 상기 제1 및 제2 나노 와이어를 적어도 한 개 더 형성하는 것을 특징으로 하는 메모리 소자의 제조방법 |
| 17 |
17 제 12 항에 있어서, 상기 기판은 베이스 기판과 절연기판을 순차적으로 적층하여 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 18 |
18 제 12 항에 있어서, 상기 제1 및 제2 나노 와이어는 복합 전기장을 이용하여 형성하는 것을 특징으로 하는 메모리 소자의 제조방법 |
| 19 |
19 제 12 항에 있어서, 상기 제2 전극은 상기 제1 전극의 일부와 겹치게 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 20 |
20 기판 상에 주어진 간격으로 제1 및 제2 하부전극을 형성하는 제1 단계;상기 제1 및 제2 하부전극을 연결하는 제1 나노 와이어를 형성하는 제2 단계;상기 기판 상에 상기 제1 및 제2 하부전극과 상기 제1 나노 와이어를 덮는 마스크를 형성하는 제3 단계;상기 마스크 상에 상기 제1 하부전극과 겹치는 제1 상부전극 및 상기 제2 하부전극과 겹치는 제2 상부전극을 상기 제1 및 제2 하부전극과 동일한 간격으로 형성하는 제4 단계;상기 제1 및 제2 상부전극을 연결하는 제2 나노 와이어를 형성하는 제5 단계; 및상기 제1 및 제2 상부전극 둘레의 상기 마스크를 제거하는 제6 단계를 포함하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 21 |
21 제 20 항에 있어서, 상기 기판은 베이스 기판과 절연기판을 순차적으로 적층하여 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 22 |
22 제 20 항에 있어서, 상기 제1 나노 와이어를 형성하기 전에 상기 제1 및 제2 하부전극 사이의 상기 절연기판에 그루브를 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 23 |
23 제 20 항에 있어서, 상기 제1 및 제2 상부전극은 각각 상기 제1 및 제2 하부전극과 일부만 겹치게 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 24 |
24 제 20 항에 있어서, 상기 마스크는 포토레지스트막으로 형성하는 것을 메모리 소자의 제조 방법 |
| 25 |
25 제 20 항에 있어서, 상기 제1 및 제2 나노 와이어는 복합 전기장을 이용하여 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 26 |
26 제 20 항에 있어서, 상기 제6 단계는 상기 제5 단계보다 먼저 실시하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 27 |
27 제 20 항에 있어서, 상기 기판 상에 상기 제1 및 제2 하부전극과 상기 제1 및 제2 상부전극과 상기 제1 및 제2 나노 와이어를 포함하는 구조물을 적어도 한 개 더 형성하는 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 28 |
28 제 20 항에 있어서, 상기 제1 나노 와이어는 탄소나노튜브인 것을 특징으로 하는 메모리 소자의 제조 방법 |
| 지정국 정보가 없습니다 |
|---|
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | CN101034708 | CN | 중국 | FAMILY |
| 2 | JP19243175 | JP | 일본 | FAMILY |
| 3 | US07821813 | US | 미국 | FAMILY |
| 4 | US08184473 | US | 미국 | FAMILY |
| 5 | US08293654 | US | 미국 | FAMILY |
| 6 | US20070268739 | US | 미국 | FAMILY |
| 7 | US20100320564 | US | 미국 | FAMILY |
| 8 | US20120178233 | US | 미국 | FAMILY |
DOCDB 패밀리 정보
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | CN101034708 | CN | 중국 | DOCDBFAMILY |
| 2 | JP2007243175 | JP | 일본 | DOCDBFAMILY |
| 3 | US2007268739 | US | 미국 | DOCDBFAMILY |
| 4 | US2010320564 | US | 미국 | DOCDBFAMILY |
| 5 | US2012178233 | US | 미국 | DOCDBFAMILY |
| 6 | US7821813 | US | 미국 | DOCDBFAMILY |
| 7 | US8184473 | US | 미국 | DOCDBFAMILY |
| 8 | US8293654 | US | 미국 | DOCDBFAMILY |
| 국가 R&D 정보가 없습니다. |
|---|
| 공개전문 정보가 없습니다 |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-0707212-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20060308 출원 번호 : 1020060021874 공고 연월일 : 20070413 공고 번호 : 특허결정(심결)연월일 : 20070214 청구범위의 항수 : 28 유별 : H01L 27/115 발명의 명칭 : 나노 와이어 메모리 소자 및 그 제조 방법 존속기간(예정)만료일 : 20120407 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 삼성전자주식회사 경기도 수원시 영통구... |
| 1 |
(권리자) 재단법인서울대학교산학협력재단 서울특별시 관악구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 1,593,000 원 | 2007년 04월 09일 | 납입 |
| 제 4 년분 | 금 액 | 656,000 원 | 2010년 03월 30일 | 납입 |
| 제 5 년분 | 금 액 | 656,000 원 | 2011년 04월 05일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | 특허출원서 | 2006.03.08 | 수리 (Accepted) | 1-1-2006-0165275-17 |
| 2 | 보정요구서 | 2006.03.09 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0036357-64 |
| 3 | 서지사항보정서 | 2006.04.04 | 수리 (Accepted) | 1-1-2006-0235086-60 |
| 4 | 선행기술조사의뢰서 | 2006.11.10 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 5 | 선행기술조사보고서 | 2006.12.05 | 수리 (Accepted) | 9-1-2006-0082113-14 |
| 6 | 등록결정서 | 2007.02.14 | 발송처리완료 (Completion of Transmission) | 9-5-2007-0086141-14 |
| 7 | 출원인정보변경(경정)신고서 | 2008.01.29 | 수리 (Accepted) | 4-1-2008-5015497-73 |
| 8 | 출원인정보변경(경정)신고서 | 2012.06.21 | 수리 (Accepted) | 4-1-2012-5132663-40 |
| 9 | 출원인정보변경(경정)신고서 | 2014.08.22 | 수리 (Accepted) | 4-1-2014-5100909-62 |
| 10 | 출원인정보변경(경정)신고서 | 2015.03.20 | 수리 (Accepted) | 4-1-2015-5036045-28 |
| 기술정보가 없습니다 |
|---|
| 과제정보가 없습니다 |
|---|
중요키워드
| [KST2015136117][서울대학교] | 전해질을 이용한 다이내믹 램 | 새창보기 |
|---|---|---|
| [KST2016009033][서울대학교] | 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF) | 새창보기 |
| [KST2015159288][서울대학교] | 상변화 메모리 셀 및 그의 제조 방법 | 새창보기 |
| [KST2015159625][서울대학교] | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
| [KST2015159989][서울대학교] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
| [KST2015159788][서울대학교] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
| [KST2017007743][서울대학교] | 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device) | 새창보기 |
| [KST2015135007][서울대학교] | 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160753][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | 새창보기 |
| [KST2015187078][서울대학교] | 나노 형광체/나노소재 이종접합구조체 및 그 제조방법 | 새창보기 |
| [KST2015160770][서울대학교] | 양자점 형성방법 | 새창보기 |
| [KST2015159156][서울대학교] | 상변화 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015160928][서울대학교] | 도전성 다층 나노박막의 제조방법, 및 이를 이용한미세전기기계시스템 센서와 그 제조방법 | 새창보기 |
| [KST2015159958][서울대학교] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015159071][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
| [KST2015135300][서울대학교] | 칼코제나이드계 박막 증착방법 | 새창보기 |
| [KST2015160002][서울대학교] | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | 새창보기 |
| [KST2015136740][서울대학교] | 비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160451][서울대학교] | 수직채널 이중 게이트 구조를 갖는 메모리 셀 | 새창보기 |
| [KST2015159369][서울대학교] | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 | 새창보기 |
| [KST2015161079][서울대학교] | 탄소 나노튜브의 밴드 갭 변형방법과 이를 이용한 나노양자소자 및 그의 제조방법 | 새창보기 |
| [KST2015160721][서울대학교] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
| [KST2015160911][서울대학교] | 상변화 메모리 소자 및 그의 제조방법 | 새창보기 |
| [KST2015160069][서울대학교] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
| [KST2015142970][서울대학교] | 전자이주 효과를 이용한 메모리 셀 | 새창보기 |
| [KST2015159048][서울대학교] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
| [KST2015159333][서울대학교] | 다중 비트 상변화 메모리 소자의 단위 셀 | 새창보기 |
| [KST2015159143][서울대학교] | 탄소나노튜브와 구리의 복합도금법으로 형성된 전자방출팁의 형성방법 | 새창보기 |
| [KST2015135702][서울대학교] | 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ＳＳＬ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법 | 새창보기 |
| [KST2015160224][서울대학교] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|