| 1 |
1
게이트 전극;상기 게이트 전극의 상부 또는 하부를 가로지르는 빅스비아이트(Bixbyite) 결정을 구비하면서 반도체성을 갖는 금속 산화물 채널층;상기 게이트 전극과 상기 금속 산화물 채널층 사이에 배치된 절연막; 및상기 금속 산화물 채널층의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하는 박막트랜지스터
|
| 2 |
2
제1항에 있어서,상기 금속 산화물 채널층은 빅스비아이트 결정립들을 구비하는 다결정질인 박막트랜지스터
|
| 3 |
3
제2항에 있어서,상기 금속 산화물 채널층은 XRD 스펙트럼 상에서 (222) 회절 피크와 더불어 (400) 회절피크가 같이 나타나는 다결정질인 박막트랜지스터
|
| 4 |
4
제1항에 있어서,상기 금속 산화물 채널층은 빅스비아이트 결정이 우선배향된 유사-단결정인 박막트랜지스터
|
| 5 |
5
제4항에 있어서,상기 금속 산화물 채널층은 XRD 스펙트럼 상에서 (400) 회절피크 없이 (222) 회절피크가 나타나는 유사-단결정인 박막트랜지스터
|
| 6 |
6
제1항에 있어서,상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 60 내지 90 at%의 함량을 갖는 In-Ga 산화물층(IGO)인 박막트랜지스터
|
| 7 |
7
제1항에 있어서,상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 63 내지 70 at%의 함량을 갖는 In-Ga 산화물층(IGO)인 박막트랜지스터
|
| 8 |
8
기판:상기 기판 상부 방향으로 연장되는 절연 기둥;상기 절연 기둥의 측부에 배치되고 교호적으로 적층된 층간 절연막들과 제어 게이트 패턴들;상기 절연 기둥과 상기 제어 게이트 패턴들 사이에서 상기 절연 기둥 상에 적층되고, 상기 절연 기둥을 따라 연장하는 빅스비아이트(Bixbyite) 결정을 구비하면서 반도체성을 갖는 금속 산화물 채널층; 및상기 금속 산화물 채널층과 상기 각 제어 게이트 패턴 사이에 차례로 배치된 알루미늄 산화막인 터널 절연막, 전하 포획층, 및 블로킹 절연막을 구비하는 수직형 비휘발성 메모리 소자
|
| 9 |
9
제8항에 있어서,상기 금속 산화물 채널층은 빅스비아이트 결정립들을 구비하는 다결정질이거나, 혹은 빅스비아이트 결정이 우선배향된 유사-단결정인 수직형 비휘발성 메모리 소자
|
| 10 |
10
제8항에 있어서,상기 금속 산화물 채널층은 XRD 스펙트럼 상에서 (222) 회절 피크와 더불어 (400) 회절피크가 같이 나타나는 다결정질이거나 혹은 (400) 회절피크 없이 (222) 회절피크가 나타나는 유사-단결정인 수직형 비휘발성 메모리 소자
|
| 11 |
11
제8항에 있어서,상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 60 내지 90 at%의 함량을 갖는 In-Ga 산화물층(IGO)인 수직형 비휘발성 메모리 소자
|
| 12 |
12
제8항에 있어서,상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 63 내지 70 at%의 함량을 갖는 In-Ga 산화물층(IGO)인 수직형 비휘발성 메모리 소자
|
| 13 |
13
게이트 전극, 상기 게이트 전극의 상부 또는 하부를 가로지르는 금속 산화물 채널층, 상기 게이트 전극과 상기 금속 산화물 채널층 사이에 배치된 절연막, 및 상기 금속 산화물 채널층의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하는 박막트랜지스터를 형성하되,상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In을 약 60 내지 90 at%로 함유하도록 형성하고, 300 내지 800 ℃의 온도로 증착후 어닐링을 수행하여 형성하는 박막트랜지스터 제조방법
|
| 14 |
14
제13항에 있어서,상기 금속 산화물 채널층은 빅스비아이트(Bixbyite) 결정을 나타내고 반도체성을 갖는 박막트랜지스터 제조방법
|
| 15 |
15
제13항에 있어서,상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 약 63 내지 70 at%일 때, 500 내지 800 ℃의 온도로 증착후 어닐링을 수행하여 형성하는 박막트랜지스터 제조방법
|
| 16 |
16
제15항에 있어서,상기 금속 산화물 채널층은 우선배향에 따른 유사-단결정 빅스비아이트 결정질로 형성되는 박막트랜지스터 제조방법
|
| 17 |
17
제13항에 있어서,상기 금속 산화물 채널층은 In 및 Ga의 합계 원자수 대비 In은 약 71 내지 85 at%일 때, 300 내지 500 ℃의 온도로 증착후 어닐링을 수행하여 형성하는 박막트랜지스터 제조방법
|
| 18 |
18
제17항에 있어서,상기 금속 산화물 채널층은 빅스비아이트 결정립들을 구비하는 다결정질로 형성되는 박막트랜지스터 제조방법
|
