| 1 |
1
기판 위에 하부 전극, 하드마스크층 및 희생층을 차례로 형성시킨 후, 상기 희생층을 패터닝하고; 상기 패터닝된 희생층 위에 스페이서 물질을 전면 도포하고 수직으로 식각하여 스페이서 물질이 희생층 벽면에만 남도록 하고; 상기 희생층을 제거한 후, 남아있는 스페이서 물질을 마스크로 하여 하드마스크와 하부 전극을 에칭하여, 극소화된 선폭을 갖는 하부 전극을 형성시키고; 그 위에 절연층을 형성시키고; 하부 전극의 극소화된 선폭을 갖는 측단면이 드러나도록 식각한 후, 상변화 물질과 상부 전극을 도포하여, 상변화 물질이 상기 극소화된 하부 전극의 측단면에서 접촉하도록 하는 단계를 포함하는, 극소화된 접촉 면적을 갖는 상변화 메모리의 제조 방법
|
| 2 |
2
제1항에 있어서, 상기 절연층이 하부 전극과 상변화 물질과의 접착력을 개선시키거나 상변화 물질의 확산을 방지하고 열방출을 용이하게 하는 물질을 포함하는 것인 제조 방법
|
| 3 |
3
제1항에 있어서, 하부 전극의 중간 부분을 식각하여 트렌치 구조를 만들어 다수의 하부 전극을 형성시킨 후, 상변화 물질 및 상부 전극을 상기 트렌치 구조를 따라 도포하여 상변화 물질이 다수의 하부 전극의 측면에 동시에 접촉하도록 형성시킴으로써, 단일 공정으로 공통의 상변화 물질 및 상부 전극을 갖는 다수의 상변화 메모리 셀을 제작하는 제조 방법
|
| 4 |
4
기판, 하부 전극, 상변화 물질 및 상부 전극을 포함하여 구성되는 상변화 메모리에 있어서, 상기 하부 전극이 제1항에서의 스페이서를 이용한 패터닝에 의하여 형성되어 나노 사이즈 범위의 선폭을 갖는 것이고, 상기 나노 사이즈의 선폭을 갖는 하부 전극의 측면에 상변화 물질이 증착되어, 하부 전극 두께와 나노 사이즈 선폭에 의하여 결정되는 극소화된 하부 전극과 상변화 물질 간의 접촉 면적을 갖는 것을 특징으로 하는 저전력, 초고집적 상변화 메모리
|
| 5 |
5
제4항에 있어서, 상기 하부 전극의 중간 부분이 식각되어 하부 전극의 측단면이 노출되어 있는 하나 이상의 트렌치 구조가 형성되어, 두 개 이상의 하부 전극 부위를 갖고, 상변화 물질 및 상부 전극이 상기 트렌치 구조를 따라 차례로 도포되어, 공통의 상변화 물질 및 상부 전극을 갖는 두 개 이상의 상변화 메모리 셀을 포함하는 상변화 메모리
|
| 6 |
5
제4항에 있어서, 상기 하부 전극의 중간 부분이 식각되어 하부 전극의 측단면이 노출되어 있는 하나 이상의 트렌치 구조가 형성되어, 두 개 이상의 하부 전극 부위를 갖고, 상변화 물질 및 상부 전극이 상기 트렌치 구조를 따라 차례로 도포되어, 공통의 상변화 물질 및 상부 전극을 갖는 두 개 이상의 상변화 메모리 셀을 포함하는 상변화 메모리
|
