1 |
1
반도체 기판;상기 반도체 기판 상에 형성되며 서로 이격되어 형성된 제 1 터널링 옥사이드와 제 2 터널링 옥사이드;상기 제 1 터널링 옥사이드와 상기 제 2 터널링 옥사이드의 상면 각각에 형성된 제 1 전하 포획 영역과 제 2 전하 포획 영역;상기 제 1 전하 포획 영역과 상기 제 2 전하 포획 영역의 상면 각각에 형성된 제 3 터널링 옥사이드와 제 4 터널링 옥사이드;상기 제 3 터널링 옥사이드와 상기 제 4 터널링 옥사이드의 상면 각각에 형성된 제 3 전하 포획 영역과 제 4 전하 포획 영역;상기 제 3 전하 포획 영역과 상기 제 4 전하 포획 영역의 상면 각각에 형성된 제 5 터널링 옥사이드와 제 6 터널링 옥사이드;상기 제 5 터널링 옥사이드와 상기 제 6 터널링 옥사이드의 상면 각각에 형성된 제 5 전하 포획 영역과 제 6 전하 포획 영역;상기 제 5 전하 포획 영역의 상면과 측면, 상기 제 5 터널링 옥사이드의 측면, 상기 제 3 전하 포획 영역의 측면, 상기 제 3 터널링 옥사이드의 측면, 상기 제 1 전하 포획 영역의 측면, 상기 제 1 터널링 옥사이드의 측면, 상기 제 1 터널링 옥사이드와 상기 제 2 터널링 옥사이드 사이의 반도체 기판의 상면, 상기 제 2 터널링 옥사이드의 측면, 상기 2 전하 포획 영역의 측면, 상기 제 4 터널링 옥사이드의 측면, 상기 제 4 전하 포획 영역의 측면, 상기 제 6 터널링 옥사이드의 측면 및 상기 제 6 전하 포획 영역의 측면과 상면에 형성되며, 중심에 단면이 U 형상으로 형성된 블로킹 옥사이드;상기 블로킹 옥사이드의 상면에 형성되며 중심에 단면이 U 형상으로 형성된 제 1 게이트;상기 U 형상이 형성되지 않은 상기 제 1 게이트의 상면에 서로 이격되어 형성된 제 1 절연 옥사이드와 제 2 절연 옥사이드;상기 제 1 게이트의 U 형상 사이 및 상기 제 1 절연 옥사이드와 상기 제 2 절연 옥사이드 사이에 형성된 저항 변화 영역;상기 저항 변화 영역의 상면, 제 1 절연 옥사이드의 상면 및 상기 제 2 절연 옥사이드의 상면에 형성된 제 2 게이트; 및상기 제 1 터널링 옥사이드 및 상기 제 2 터널링 옥사이드의 각 외측의 상기 반도체 기판 내에 서로 분리되어 형성된 소오스와 드레인을 포함하는 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자
|
2 |
2
제 1 항에 있어서,상기 저항 변화 영역은 페로브스카이트계 산화물로 형성된 것을 특징으로 하는 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자
|
3 |
3
제 2 항에 있어서,상기 저항 변화 영역은 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성된 것을 특징으로 하는 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자
|
4 |
4
제 1 항에 있어서,상기 저항 변화 영역은 MgO, TiO2, NiO, ZrO2, HfO2 또는 CeO2로 형성된 것을 특징으로 하는 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자
|
5 |
5
제 1 항에 있어서,상기 저항 변화 영역은 상변화물질로 형성된 것을 특징으로 하는 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자
|
6 |
6
제 5 항에 있어서,상기 저항 변화 영역은 GeSbTe로 형성된 것을 특징으로 하는 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자
|
7 |
7
반도체 기판 상에 서로 이격되게 제 1 터널링 옥사이드와 제 2 터널링 옥사이드, 제 1 전하 포획 영역과 제 2 전하 포획 영역, 제 3 터널링 옥사이드와 제 4 터널링 옥사이드, 제 3 전하 포획 영역과 제 4 전하 포획 영역, 제 5 터널링 옥사이드와 제 6 터널링 옥사이드 및 제 5 전하 포획 영역과 제 6 전하 포획 영역을 형성하는 단계;상기 제 5 전하 포획 영역의 상면과 측면, 상기 제 5 터널링 옥사이드의 측면, 상기 제 3 전하 포획 영역의 측면, 상기 제 3 터널링 옥사이드의 측면, 상기 제 1 전하 포획 영역의 측면, 상기 제 1 터널링 옥사이드의 측면, 상기 제 1 터널링 옥사이드와 상기 제 2 터널링 옥사이드 사이의 반도체 기판의 상면, 상기 제 2 터널링 옥사이드의 측면, 상기 2 전하 포획 영역의 측면, 상기 제 4 터널링 옥사이드의 측면, 상기 제 4 전하 포획 영역의 측면, 상기 제 6 터널링 옥사이드의 측면 및 상기 제 6 전하 포획 영역의 측면과 상면에 형성하며, 중심에 단면이 U 형상인 블로킹 옥사이드를 형성하는 단계;상기 블로킹 옥사이드의 상면에 형성하며, 중심에 단면이 U 형상인 제 1 게이트를 형성하는 단계;상기 제 1 터널링 옥사이드 및 제 2 터널링 옥사이드의 각 외측의 반도체 기판 내에 서로 분리하여 소오스와 드레인을 형성하는 단계;상기 U 형상이 형성되지 않은 상기 제 1 게이트의 상면에 서로 이격하여 제 1 절연 옥사이드와 제 2 절연 옥사이드를 형성하는 단계;상기 제 1 게이트의 U 형상 사이 및 상기 제 1 절연 옥사이드와 상기 제 2 절연 옥사이드 사이에 저항 변화 영역을 형성하는 단계; 및상기 저항 변화 영역의 상면, 제 1 절연 옥사이드의 상면 및 상기 제 2 절연 옥사이드의 상면에 제 2 게이트를 형성하는 단계를 포함하는 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자의 제조 방법
|