맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

멀티 비트 비휘발성 메모리 소자 및 그 제조 방법

  • 기술번호 : KST2015132078
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 비휘발성 메모리 소자 및 그 제조 방법을 개시한다. 본 발명은 전하를 절연층에 의해서 서로 분리된 저항 변화층을 통해서 각각 국소적으로 전하를 주입함으로써, 하나의 셀에 멀티 비트를 프로그램할 수 있을 뿐만 아니라, 멀티 비트로 프로그램된 전하들이 서로 확산되어 cross talk가 발생하는 것을 차단할 수 있는 효과가 있다. 또한, 본 발명은 전하를 주입하는 경로로써 전계에 따라서 저항이 변화하는 binary oxide 계(Nb2O5, TiO2, NiO, Al2O3 등을 포함함), metal doped PCMO계 (Pr1-xCaxMnO3 등을 포함함), chalogenide 계(GeSeTe 등을 포함함), PMC(programmable metallizaion cell)계(AgGeSe 등을 포함함), metal doped perovskite 계(SrTiO3, SrZrO3 등에 Cr 혹은 Nb 도핑) 물질 등을 이용함으로써, 전하를 프로그램하거나 프로그램된 전하를 소거할 때, 저항 변화층에서 거의 동일한 위치에 형성되는 Conduction Filaments를 통해서 전자를 주입하거나 정공을 주입하므로, 거의 동일한 영역에 전자와 정공을 주입할 수 있고, 따라서 종래 기술에서 발생하는 전자와 정공이 주입되는 영역의 불일치를 해소하여 신뢰성을 향상시킬 수 있는 효과가 있다.
Int. CL H01L 21/8247 (2006.01) H01L 27/115 (2006.01)
CPC H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01)
출원번호/일자 1020100011457 (2010.02.08)
출원인 고려대학교 산학협력단
등록번호/일자 10-1118755-0000 (2012.02.14)
공개번호/일자 10-2011-0092034 (2011.08.17) 문서열기
공고번호/일자 (20120313) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.02.08)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김태근 대한민국 경기도 성남시 분당구
2 안호명 대한민국 서울특별시 송파구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인주원 대한민국 서울특별시 강남구 언주로 ***, *층(논현동, 건설회관)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 인텔렉추얼디스커버리 주식회사 서울특별시 강남구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.02.08 수리 (Accepted) 1-1-2010-0083798-11
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
3 선행기술조사의뢰서
Request for Prior Art Search		 2011.05.16 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2011.06.17 수리 (Accepted) 9-1-2011-0052255-14
5 의견제출통지서
Notification of reason for refusal		 2011.06.21 발송처리완료 (Completion of Transmission) 9-5-2011-0338186-74
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.08.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0647501-87
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.08.22 수리 (Accepted) 1-1-2011-0647491-18
8 등록결정서
Decision to grant		 2012.02.13 발송처리완료 (Completion of Transmission) 9-5-2012-0083054-87
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판;상기 반도체 기판위에 형성된 절연막;상기 절연막 위에 형성된 전하 포획층;상기 전하 포획층 위에 형성되고, 인가된 전계에 의해서 저항이 변화되어 전하가 이동할 수 있는 제 1 저항 변화층 및 제 2 저항 변화층;상기 전하 포획층 위에 형성되고, 상기 제 1 저항 변화층 및 상기 제 2 저항 변화층 사이에 위치하는 절연층;상기 제 1 저항 변화층, 상기 제 2 저항 변화층 및 상기 절연층 위에 형성되어 상기 제 1 저항 변화층 또는 상기 제 2 저항 변화층을 통해서 상기 전하 포획층으로 전하를 주입하는 전극층; 및 상기 절연막의 양 측면의, 상기 반도체 기판에 형성된 소오스 영역 및 드레인 영역을 포함하고,상기 제 1 저항 변화층 및 상기 제 2 저항 변화층은 각각 상기 소오스 영역 및 상기 드레인 영역에 더 인접하게 배치되고, 상기 전극층과 상기 소오스 영역 사이에 전계가 인가되면 상기 제 1 저항 변화층이 저저항 상태로 변화되며, 상기 전극층과 상기 드레인 영역 사이에 전계가 인가되면 상기 제 2 저항 변화층이 저저항 상태로 변화되는 것을 특징으로 하는 비휘발성 메모리 소자
2 2
제 1 항에 있어서, 상기 반도체 기판은 매립절연막을 포함하고, 상기 매립 절연막 위에 단결정 실리콘층이 형성된 것을 특징으로 하는 비휘발성 메모리 소자
3 3
제 2 항에 있어서, 상기 소오스 영역 및 상기 드레인 영역은 상기 단결정 실리콘층에 불순물을 도핑하여 형성된 것을 특징으로 하는 비휘발성 메모리 소자
4 4
제 1 항에 있어서, 상기 제 1 저항 변화층은 상기 제 2 저항 변화층보다 소오스 영역에 인접하게 배치되어 상기 전극층과 상기 소오스 영역 사이에 전계가 형성되면 전하가 유동할 수 있는 conduction filaments가 형성되는 것을 특징으로 하는 비휘발성 메모리 소자
5 5
제 1 항에 있어서, 상기 제 2 저항 변화층은 상기 제 1 저항 변화층보다 드레인 영역에 인접하게 배치되어 상기 전극층과 드레인 영역 사이에 전계가 형성되면 전하가 유동할 수 있는 conduction filaments가 형성되는 것을 특징으로 하는 비휘발성 메모리 소자
6 6
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 1 저항 변화층 및 상기 제 2 저항 변화층은, binary oxide 계 물질(Nb2O5, TiO2, NiO, Al2O3 를 포함함), chalogenicde 계 물질(GeSeTe 을 포함함), PMC(programmable metallizaion cell)계 물질(AgGeSe 을 포함함), metal doped perovskite계 물질(SrTiO3 및 SrZrO3 에 Cr 혹은 Nb 도핑한 물질을 포함함) 중 어느 하나의 물질로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자
7 7
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 전하 포획층은 폴리실리콘, 실리콘질화막(Si3N4) 또는 나노크리스탈 중 어느 하나의 물질로 형성된 것을 특징으로 하는 비휘발성 메모리 소자
8 8
(a) 반도체 기판에 절연막을 형성하는 단계;(b) 상기 절연막에 전하를 포획하는 전하 포획층을 형성하는 단계;(c) 상기 전하 포획층 위에, 인가된 전계에 의해서 저항이 변화되어 전하가 이동할 수 있는 제 1 저항 변화층 및 제 2 저항 변화층과, 상기 제 1 저항 변화층 및 상기 제 2 저항 변화층 사이에 위치하는 절연층을 형성하는 단계;(d) 상기 제 1 저항 변화층, 상기 제 2 저항 변화층 및 상기 절연층 위에, 상기 제 1 저항 변화층 또는 상기 제 2 저항 변화층을 통해서 상기 전하 포획층으로 전하를 주입하는 전극층을 형성하는 단계; 및 (e) 상기 절연막의 양 측면의, 상기 반도체 기판에 소오스 영역 및 드레인 영역을 형성하는 단계를 포함하고,상기 (c) 단계에서, 제 1 저항 변화층 및 상기 제 2 저항 변화층은 각각 상기 소오스 영역 및 상기 드레인 영역에 더 인접하게 배치되도록 형성되고, 상기 전극층과 상기 소오스 영역 사이에 전계가 인가되면 상기 제 1 저항 변화층이 저저항 상태로 변화되며, 상기 전극층과 상기 드레인 영역 사이에 전계가 인가되면 상기 제 2 저항 변화층이 저저항 상태로 변화되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법
9 9
제 8 항에 있어서, 상기 반도체 기판은 매립절연막을 포함하고, 상기 매립절연막 위에 단결정 실리콘층이 형성된 기판인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법
10 10
제 9 항에 있어서, 상기 (e) 단계에서상기 소오스 영역 및 드레인 영역은 상기 단결정 실리콘층에 불순물을 도핑하여 형성된 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법
11 11
제 8 항에 있어서, 상기 제 1 저항 변화층은 상기 제 2 저항 변화층보다 소오스 영역에 인접하게 배치되어 상기 전극층과 소오스 영역 사이에 전계가 형성되면 전하가 유동할 수 있는 conduction filaments가 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법
12 12
제 8 항에 있어서, 상기 제 2 저항 변화층은 상기 제 1 저항 변화층보다 드레인 영역에 인접하게 배치되어 상기 전극층과 드레인 영역 사이에 전계가 형성되면 전하가 유동할 수 있는 conduction filaments가 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법
13 13
제 8 항에 있어서, 상기 (c) 단계는상기 전하 포획층 위에 저항 변화층을 형성하는 단계;상기 전하 포획층이 드러나도록 상기 전하 변화층의 중심 영역을 식각하여 상기 저항 변화층을 상기 제 1 저항 변화층과 상기 제 2 저항 변화층으로 분리하는 단계; 및상기 제 1 저항 변화층과 상기 제 2 저항 변화층 사이에 상기 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법
14 14
제 8 항 내지 제 13 항 중 어느 한 항에 있어서,상기 제 1 저항 변화층 및 상기 제 2 저항 변화층은 binary oxide 계 물질(Nb2O5, TiO2, NiO, Al2O3 를 포함함), chalogenide 계 물질(GeSeTe 을 포함함), PMC(programmable metallizaion cell)계 물질(AgGeSe 을 포함함), metal doped perovskite계 물질(SrTiO3 및 SrZrO3 에 Cr 혹은 Nb 도핑한 물질을 포함함) 중 어느 하나로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법
15 15
제 8 항 내지 제 13 항 중 어느 한 항에 있어서,상기 전하 포획층은 폴리실리콘, 실리콘질화막(Si3N4) 또는 나노크리스탈 중 어느 하나로 형성된 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.