맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

대면적 비정질 질화붕소막의 제조방법 및 대면적 비정질 질화 붕소막

  • 기술번호 : KST2022015596
  • 담당센터 :
  • 전화번호 :
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은, 대면적 비정질 질화붕소막의 제조방법 및 대면적 비정질 질화붕소막에 관한 것으로, 보다 구체적으로, 기판을 준비하는 단계; 및 700 ℃ 이하의 온도에서 비정질 질화붕소막을 상기 기판 상에 성장시키는 단계; 를 포함하고, 상기 성장시키는 단계는, 웨이퍼 스케일(Wafer-scale)로 비정질 질화붕소막을 증착하는 것인, 비정질 질화붕소막의 제조 방법 및 비정질 질화붕소막에 관한 것이다. 또한, 본 발명은, 상기 비정질 질화붕소막을 포함하는 반도체 소자에 관한 것이다.
Int. CL H01L 21/02 (2006.01.01) H01L 21/768 (2006.01.01) C23C 16/34 (2006.01.01) C23C 16/02 (2006.01.01) C23C 16/50 (2006.01.01) C23C 16/455 (2006.01.01) C23C 16/52 (2018.01.01) C23C 16/54 (2006.01.01)
CPC H01L 21/02112(2013.01) H01L 21/02315(2013.01) H01L 21/02274(2013.01) H01L 21/0228(2013.01) H01L 21/76829(2013.01) C23C 16/342(2013.01) C23C 16/0245(2013.01) C23C 16/50(2013.01) C23C 16/45525(2013.01) C23C 16/52(2013.01) C23C 16/54(2013.01)
출원번호/일자 1020200055671 (2020.05.11)
출원인 울산과학기술원
등록번호/일자 10-2353964-0000 (2022.01.18)
공개번호/일자 10-2021-0137641 (2021.11.18) 문서열기
공고번호/일자 (20220124) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.05.11)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 울산과학기술원 대한민국 울산광역시 울주군

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신현석 울산광역시 울주군
2 홍석모 울산광역시 울주군

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 무한 대한민국 서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 울산과학기술원 울산광역시 울주군
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2020.05.11 수리 (Accepted) 1-1-2020-0471254-87
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.07.03 수리 (Accepted) 4-1-2020-5148444-43
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.08.20 수리 (Accepted) 4-1-2020-5186266-03
4 [출원서 등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2021.05.03 수리 (Accepted) 1-1-2021-0513455-66
5 선행기술조사의뢰서
Request for Prior Art Search		 2021.05.18 수리 (Accepted) 9-1-9999-9999999-89
6 선행기술조사보고서
Report of Prior Art Search		 2021.07.16 발송처리완료 (Completion of Transmission) 9-6-2021-0133020-21
7 의견제출통지서
Notification of reason for refusal		 2021.07.21 발송처리완료 (Completion of Transmission) 9-5-2021-0577345-77
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2021.08.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2021-0969597-57
9 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
 2021.08.23 수리 (Accepted) 1-1-2021-0969598-03
10 등록결정서
Decision to grant		 2022.01.07 발송처리완료 (Completion of Transmission) 9-5-2022-0023325-16
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판을 준비하는 단계; 및 700 ℃ 이하의 온도에서 비정질 질화붕소막을 상기 기판 상에 성장시키는 단계; 를 포함하고,상기 성장시키는 단계는, 웨이퍼 스케일(Wafer-scale)로 비정질 질화붕소막을 증착하고,상기 성장시키는 단계는,단일층(monolayer) 수준의 두께의 질화붕소막을 성장시키거나,1 옴스트롱 내지 100 마이크로미터 두께로 질화붕소막을 성장시키는 것인,비정질 질화붕소막의 제조 방법
2 2
제1항에 있어서,상기 온도는, 상온 내지 450 ℃인 것인, 비정질 질화붕소막의 제조 방법
3 3
제1항에 있어서,상기 기판을 준비하는 단계는, 상기 기판을 플라즈마 처리하는 단계; 및플라즈마 공정 챔버 내에 상기 기판을 수용하는 단계; 를 포함하는 것인,비정질 질화붕소막의 제조 방법
4 4
제1항에 있어서,상기 기판은, 반도체 물질, 금속 물질 및 절연 물질 중 적어도 하나를 포함하는 것인, 비정질 질화붕소막의 제조 방법
5 5
제1항에 있어서,상기 기판은, 고집적 반도체 소자를 포함하고,상기 반도체 소자는, 트랜지스터(transistor), 커패시터(capacitor), 다이오드(diode) 및 저항기(resistor) 중 적어도 어느 하나를 포함하는 것인, 비정질 질화붕소막의 제조 방법
6 6
제1항에 있어서,상기 성장시키는 단계는, PECVD, PEALD 또는 이 둘을 이용하고,상기 PECVD 및 PEALD는 콜드월(cold wall) 또는 핫월(hot wall) 타입인 것인, 비정질 질화붕소막의 제조 방법
7 7
제1항에 있어서,상기 성장시키는 단계는, 대기압 또는 진공 상태에서 실시되는 것인, 비정질 질화붕소막의 제조 방법
8 8
삭제
9 9
삭제
10 10
삭제
11 11
기판을 준비하는 단계; 및700 ℃ 이하의 온도에서 비정질 질화붕소막을 상기 기판 상에 성장시키는 단계; 를 포함하고,상기 성장시키는 단계는, 웨이퍼 스케일(Wafer-scale)로 비정질 질화붕소막을 증착하고,상기 성장시키는 단계는, 면적 4인치 이상으로 비정질 질화붕소막을 형성하고,상기 성장시키는 단계는 단일 또는 연속 공정으로 비정질 질화붕소막을 형성하고 비정질 질화붕소막의 두께를 조절하거나 또는 상기 성장시키는 단계는 기판을 지지하는 스테이지의 높이, 전압 또는 이 둘을 조절하여 비정질 질화붕소막의 두께를 조절하는 것인, 비정질 질화붕소막의 제조 방법
12 12
제1항에 있어서,상기 성장시키는 단계에서 질화붕소 소스의 도입 유량(flow rate)은, 2 sccm이하로 제공하는 것인, 비정질 질화붕소막의 제조 방법
13 13
제12항에 있어서,상기 질화붕소 소스는, 붕소-함유 전구체, 붕소 및 질소 함유 전구체, 또는 이 둘을 포함하는 것인, 비정질 질화붕소막의 제조 방법
14 14
제12항에 있어서,상기 질화붕소 소스는, 비활성 가스를 포함하는 가스 혼합물로 공급되는 것인, 비정질 질화붕소막의 제조 방법
15 15
제1항에 있어서,상기 질화붕소막 중 질소에 대한 붕소의 비율은 0
16 16
기판을 준비하는 단계; 및 700 ℃ 이하의 온도에서 비정질 질화붕소막을 상기 기판 상에 성장시키는 단계; 를 포함하고,상기 성장시키는 단계는, 웨이퍼 스케일(Wafer-scale)로 비정질 질화붕소막을 증착하고,복수 개의 플라즈마 공정챔버로 배열된 연속 증착 모듈화 장비 또는 롤투롤 웨이퍼 모듈화 장비를 이용하는 것인, 비정질 질화붕소막의 제조 방법
17 17
기판을 준비하는 단계; 및 700 ℃이하의 온도에서 비정질 질화붕소막을 상기 기판 상에 성장시키는 단계; 를 포함하고,상기 성장시키는 단계가 웨이퍼 스케일(Wafer-scale)로 비정질 질화붕소막을 증착하는 비정질 질화붕소막의 제조 방법으로 제조되고,상기 질화붕소막의 표면거칠기는 0
18 18
삭제
19 19
삭제
20 20
제17항에 있어서,상기 비정질 질화붕소막은, 반도체 소자의 초저유전소재, 확산 방지층 또는 이 둘로 적용되는 것인,비정질 질화붕소막
21 21
제17항의 웨이퍼 스케일의 면적을 갖는, 비정질 질화붕소막을 포함하는, 반도체 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 울산과학기술원 집단연구지원(R＆D) 2차원 반데르발스 구조체 재료화학 연구실