| 1 |
1
게이트 층; 접착층; 메모리 층; 반도체 층; 소스 전극; 및 드레인 전극;을 포함하고,상기 메모리 층은 페리틴; 또는 Fe를 포함하는 카탈라아제;를 포함하며,상기 접착층 및 메모리 층은 1 내지 50회 교대로 적층되고,상기 게이트 층은 SiO2 박막 또는 Al2O3 박막인 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 게이트 층은 실리콘 웨이퍼 또는 ITO(indium-tin oxide) 코팅된 폴리(에틸렌 나프탈레이트) 기판 상에 증착된 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치
|
| 4 |
4
제1항에 있어서,상기 접착층은 양전하성의 폴리머 또는 덴드리머를 포함하는 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치
|
| 5 |
5
제4항에 있어서,상기 양전하성의 폴리머 또는 덴드리머는,폴리(알릴아민 하이드로클로라이드), 폴리(에틸 이민), 폴리(디알릴디메틸암모늄클로라이드) 또는 이들의 혼합물인 것을 특징으로 하는 트랜지스터 메모리 장치
|
| 6 |
6
제1항에 있어서,상기 반도체 층은 펜타신(pentacene)을 포함하는 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치
|
| 7 |
7
i) 게이트 층을 제조하는 단계;ii) 접착층용 용액에 담지한 뒤 세척하여 접착층을 적층하는 단계;iii) 메모리 층용 용액에 담지한 뒤 세척하여 메모리 층을 적층하는 단계;iv) 반도체 층을 증착하는 단계; 및v) 소스 전극 및 드레인 전극을 장치하는 단계를 포함하고,상기 iv)단계를 시행하기 전에, 상기 ii)단계 내지 iii)단계를 1 내지 49 회 추가 시행하는 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치의 제조방법
|
| 8 |
8
삭제
|
| 9 |
9
제7항에 있어서,상기 i)단계는, 실리콘 웨이퍼 상에 SiO2 박막을 증착하는 단계를 포함하는 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치의 제조방법
|
| 10 |
10
제7항에 있어서,상기 i)단계는,ITO(indium-tin oxide)-코팅된 폴리(에틸렌 나프탈레이트) 기판 상에, Al2O3 박막을 증착하는 단계를 포함하는 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치의 제조방법
|
| 11 |
11
제7항에 있어서,상기 접착층용 용액은 양전하성의 폴리머 또는 덴드리머의 용액인 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치의 제조방법
|
| 12 |
12
제11항에 있어서,상기 양전하성의 폴리머 또는 덴드리머의 용액은,폴리(알릴아민 하이드로클로라이드), 폴리(에틸 이민), 폴리(디알릴디메틸암모늄클로라이드) 또는 이들의 혼합물의 용액인 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치의 제조방법
|
| 13 |
13
제7항에 있어서,상기 메모리 층용 용액은 페리틴 용액; 또는 Fe를 포함하는 카탈라아제의 용액;인 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치의 제조방법
|
| 14 |
14
제7항에 있어서,상기 iv)단계는,유기분자 빔 증착 방식(organic molecular beam deposition, OMBD)에 의해 펜타신 박막을 증착하는 단계를 포함하는 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치의 제조방법
|
| 15 |
15
제7항에 있어서,상기 v)단계는,섀도우 마스킹(shadow masking)을 포함하는 금의 증발(evaporation)법으로, 드레인 또는 소스 전극을 장치하는 단계를 포함하는 것을 특징으로 하는 전계효과 트랜지스터 메모리 장치의 제조방법
|
