| 1 |
1
피드백 전계효과 전자소자의 소오스 영역과 접근 전자소자의 드레인 영역이 직렬 연결된 복수의 피드백 전계효과 배열소자를 포함하고,상기 피드백 전계효과 전자소자는 비트 라인 및 제1 워드 라인과 연결되고,상기 접근 전자소자는 소오스 라인 및 제2 워드 라인과 연결되며,상기 제1 워드 라인에 제1 게이트 전압 또는 제2 게이트 전압 중 어느 하나를 인가하여 제1 논리 상태의 데이터 또는 제2 논리 상태의 데이터를 저장하고,상기 피드백 전계효과 전자소자는제1 도전형 영역, 제2 도전형 영역, 상기 제1 도전형 영역과 상기 제2 도전형 영역 사이에 배치된 진성 영역 및 상기 진성 영역과 상기 제2 도전형 영역 사이에 배치된 장벽 영역을 포함하는 다이오드 구조체; 상기 장벽 영역과 상기 진성 영역을 둘러싸도록 배치되는 터널 산화물층;상기 터널 산화물층 상에 배치되고, 상기 다이오드 구조체로부터의 유입되는 전류의 전하를 저장하는 전하 저장층;상기 터널 산화물층과 상기 전하 저장층을 둘러싸도록 배치되는 블록 산화물층; 및상기 블록 산화물층 상에 상기 진성 영역을 둘러싸도록 배치되는 게이트 전극을 포함하고,상기 전하 저장층은, 상기 게이트 전극을 통하여 상기 제1 게이트 전압이 인가되고, 상기 제1 도전형 영역 및 상기 제2 도전형 영역을 통하여 그라운드 전압이 인가된 경우, 상기 진성 영역으로부터 유입되는 전자를 트랩(trap)하며, 상기 게이트 전극을 통해 제2 게이트 전압이 인가되고, 상기 제1 도전형 영역 및 상기 제2 도전형 영역을 통해 상기 그라운드 전압이 인가되는 경우, 상기 트랩된 전자를 상기 진성 영역으로 방출하는배열 회로
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 피드백 전계효과 배열소자는 상기 제1 도전형 영역 및 상기 게이트 전극을 통해 상기 그라운드 전압이 인가되고, 상기 제2 도전형 영역을 통해 제1 드레인 전압이 인가될 경우, 상기 트랩된 전자 또는 상기 방출된 전자와 관련된 전류를 상기 제1 도전형 영역을 통하여 출력하는배열 회로
|
| 6 |
6
제5항에 있어서,상기 제1 게이트 전압의 크기는 상기 그라운드 전압보다 크고,상기 제2 게이트 전압의 크기는 상기 그라운드 전압보다 작은배열회로
|
| 7 |
7
제1항에 있어서,상기 전하 저장층은 상기 비트 라인의 전압이 플로팅되고, 상기 제1 워드 라인을 통해 제1 게이트 전압이 인가되고, 상기 제2 워드 라인을 통해 상기 제1 게이트 전압의 하프 전압이 인가될 경우, 상기 제1 논리 상태의 데이터가 저장되는배열 회로
|
| 8 |
8
제7항에 있어서,상기 전하 저장층은 상기 비트 라인을 통해 상기 제1 게이트 전압에 상응하는 전압이 인가되고, 상기 제1 워드 라인 및 상기 제2 워드 라인을 그라운드 전압이 인가된 경우, 상기 제2 논리 상태의 데이터가 저장되는배열 회로
|
| 9 |
9
제1항에 있어서,상기 전하 저장층은 질화 규소를 이용하여 형성되고,상기 터널 산화물층은 이산화 규소를 이용하여 형성되며,상기 블록 산화물층은 산화 알류미늄을 이용하여 형성되는배열 회로
|
| 10 |
10
제1항에 있어서,상기 다이오드 구조체는 상기 제1 도전형 영역을 소오스 영역으로 이용하고, 상기 제2 도전형 영역을 드레인 영역으로 이용하며, 상기 진성 영역과 상기 장벽 영역을 채널 영역으로 이용하되, 상기 소오스 영역, 상기 드레인 영역 및 상기 채널 영역의 길이는 동일한배열 회로
|
| 11 |
11
제10항에 있어서,상기 다이오드 구조체는 상기 제1 도전형 영역 및 상기 장벽 영역에 n형 불순물이 도핑되고, 상기 제2 도전형 영역에 p형 불순물이 도핑되는배열 회로
|
| 12 |
12
제1항에 있어서,상기 다이오드 구조체는 상기 진성 영역과 상기 장벽 영역이 전하가 이동하는 채널 영역으로서 동작하고,상기 제1 도전형 영역, 상기 제2 도전형 영역 및 상기 채널 영역이 동일한 길이로 형성되는배열 회로
|
| 13 |
13
제1항에 있어서,상기 블록 산화물층의 두께 길이는 상기 전하 저장층의 두께 길고,상기 터널 산화물층의 두께 길이는 상기 전하 저장층의 두께 길이보다 짧은배열 회로
|
| 14 |
14
제1항에 있어서,상기 피드백 전계효과 전자소자는 상기 게이트 전극을 통해 제4 게이트 전압이 인가되고, 상기 제2 도전형 영역을 통해 제1 드레인 전압이 인가되는 경우, 제1 논리 상태의 데이터를 저장하는배열 회로
|
| 15 |
15
피드백 전계효과 전자소자의 소오스 영역과 접근 전자소자의 드레인 영역이 직렬 연결된 복수의 피드백 전계효과 배열소자를 포함하고,상기 피드백 전계효과 전자소자는 비트 라인 및 제1 워드 라인과 연결되고,상기 접근 전자소자는 소오스 라인 및 제2 워드 라인과 연결되며,상기 제1 워드 라인에 제1 게이트 전압 또는 제2 게이트 전압 중 어느 하나를 인가하여 제1 논리 상태의 데이터 또는 제2 논리 상태의 데이터를 저장하고,상기 피드백 전계효과 전자소자는제1 도전형 영역, 제2 도전형 영역, 상기 제1 도전형 영역과 상기 제2 도전형 영역 사이에 배치된 진성 영역 및 상기 진성 영역과 상기 제2 도전형 영역 사이에 배치된 장벽 영역을 포함하는 다이오드 구조체; 상기 장벽 영역과 상기 진성 영역을 둘러싸도록 배치되는 터널 산화물층;상기 터널 산화물층 상에 배치되고, 상기 다이오드 구조체로부터의 유입되는 전류의 전하를 저장하는 전하 저장층;상기 터널 산화물층과 상기 전하 저장층을 둘러싸도록 배치되는 블록 산화물층; 및상기 블록 산화물층 상에 상기 진성 영역을 둘러싸도록 배치되는 게이트 전극을 포함하고,상기 피드백 전계효과 전자소자는 상기 게이트 전극을 통해 제4 게이트 전압이 인가되고, 상기 제2 도전형 영역을 통해 제1 드레인 전압이 인가되는 경우, 제1 논리 상태의 데이터를 저장하며, 상기 게이트 전극을 통해 상기 제4 게이트 전압이 인가되고, 상기 제2 도전형 영역을 통해 제2 드레인 전압이 인가되는 경우, 제2 논리 상태의 데이터를 저장하는배열 회로
|
| 16 |
16
제15항에 있어서,상기 피드백 전계효과 전자소자는 상기 게이트 전극을 통해 제5 게이트 전압이 인가되고, 상기 제2 도전형 영역을 통해 제3 드레인 전압이 인가되는 경우, 상기 제1 논리 상태의 데이터 또는 상기 제2 논리 상태의 데이터 중 어느 하나를 유지하는배열 회로
|
| 17 |
17
제16항에 있어서,상기 피드백 전계효과 전자소자는 상기 게이트 전극을 통해 제6 게이트 전압이 인가되고, 상기 제2 도전형 영역을 통해 상기 제1 드레인 전압이 인가되는 경우, 상기 유지된 데이터와 관련된 전류를 상기 제1 도전형 영역을 통하여 출력하는배열 회로
|
