요약 | 본 발명의 급격한 금속-절연체 전이 반도체물질을 이용한 2단자 반도체 소자는, 제1 전극막과, 제1 전극막 위에 배치되는 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막과, 그리고 급격한 금속-절연체 전이 반도체 물질막 위에 배치되는 제2 전극막을 구비한다. 이에 따르면 제1 전극막 및 제2 전극막 사이에 인가되는 전계에 의해 상기 급격한 금속-절연체 전이 반도체 물질막에서는 구조적 상전이가 아닌 정공 도핑에 의한 급격한 금속-절연체 전이가 발생한다. 금속-절연체 전이, 반도체 소자, 온도센서, 광전센서, 메모리 소자 |
---|---|
Int. CL | H01L 27/115 (2006.01) |
CPC | H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) H01L 45/04(2013.01) |
출원번호/일자 | 1020040055096 (2004.07.15) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0609699-0000 (2006.07.31) |
공개번호/일자 | 10-2006-0006195 (2006.01.19) 문서열기 |
공고번호/일자 | (20060808) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2004.07.15) |
심사청구항수 | 34 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김현탁 | 대한민국 | 대전광역시 유성구 |
2 | 윤두협 | 대한민국 | 대전광역시 유성구 |
3 | 채병규 | 대한민국 | 대전광역시 유성구 |
4 | 강광용 | 대한민국 | 대전광역시 유성구 |
5 | 임용식 | 대한민국 | 충청북도 충주시 |
6 | 김경옥 | 대한민국 | 서울특별시 강남구 |
7 | 맹성렬 | 대한민국 | 충청북도 청주시 흥덕구 |
8 | 김성현 | 대한민국 | 대전광역시 서구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 리앤목특허법인 | 대한민국 | 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔) |
2 | 이해영 | 대한민국 | 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)(리앤목특허법인) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 Patent Application |
2004.07.15 | 수리 (Accepted) | 1-1-2004-0313165-18 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2005.12.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2006.01.13 | 수리 (Accepted) | 9-1-2006-0002227-67 |
4 | 의견제출통지서 Notification of reason for refusal |
2006.02.21 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0096785-30 |
5 | 의견서 Written Opinion |
2006.04.14 | 수리 (Accepted) | 1-1-2006-5031004-47 |
6 | 명세서등보정서 Amendment to Description, etc. |
2006.04.14 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2006-0260222-60 |
7 | 등록결정서 Decision to grant |
2006.06.23 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0357155-97 |
8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
번호 | 청구항 |
---|---|
1 |
1 제1 전극막; 상기 제1 전극막 위에 배치되는 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 유기 혹은 무기 물질막; 및 상기 급격한 금속-절연체 전이 반도체 유기 혹은 무기 물질막 위에 배치되는 제2 전극막을 구비하는 것을 특징으로 하는 2단자 반도체 소자 |
2 |
2 제1항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막은, 저농도의 정공이 첨가된 p형 Si, Ge, Al, As, Sb, B, N, Ga, P, In, Te, Ag, Cd, Zn, Pb, S, Bi, K, H, Be, O 또는 C의 개별 원소 혹은 상기 원소들로 구성된 화합물 반도체를 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
3 |
3 제1항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막은, 저농도의 정공이 첨가된 p형 Y, Pr, Ba, Cu, La, Sr, Ti, V, Ca, Fe, W, Mo, Nb, Al, Hf, Ta, Zr, La, Bi, Pd, O 원소 혹은 상기 원소들로 구성된 산화물 반도체를 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
4 |
4 제1항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막은, 저농도의 정공이 첨가된 p형, Fe, S, Sm, Se, Te, Eu, Si, Mn, Co, B, H, Li, Ca, Y, Ru, Os, P, As, P, Ir,Ti, Zr, Hf, Mo, Te, Tc, Re, Rh, Pt, Yb, B, O 혹은 C 원소, 전이, 희토류 및 란탄계 원소 혹은 상기 원소들로 구성된 반도체를 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
5 |
5 제1항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막은, 저농도의 정공이 첨가된 p형 반도체, 저농도의 정공이 첨가된 p형 산화물 반도체, 반도체 원소(III-V족, II-VI족), 전이금속원소, 희토류원소, 란탄계 원소들을 포함하는 저 농도의 정공이 첨가된 p형 무기물 화합물 반도체 또는 저 농도의 정공이 첨가된 p형 유기물 반도체 및 절연체를 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
6 |
6 제5항에 있어서, 상기 저농도의 정공이 첨가된 p형 반도체는, Si(100), Si(111), Si(110), Si:B, Si:P, Ge(100), SiC, SiGe, AlAs, InAlAs, AlSb, BN, GaAs, InGaAs, GaP, GaSb, GaxSb1-x (0≤x≤0 |
7 |
7 제5항에 있어서, 상기 저농도의 정공이 첨가된 p형 산화물 반도체는, Y1-xPrxBa2Cu3O7-d (0≤x≤1), La2- xSrxCuO4 (0≤x≤1), La2- xBaxCuO4 (0≤x≤1), Ba1- xSrTiO3 (0≤x≤1), La1-xSrTiO3 (0≤x≤1), VO2, V2O3, CaxV1- xO2 (0≤x≤1), AlxV1- xO2 (0≤x≤1), TixV1- xO2 (0≤x≤1), FexV1- xO2 (0≤x≤1), WxV1- xO2 (0≤x≤1), MoxV1- xO2 (0≤x≤1), Fe3O4, Nb2O5, WO3, Ti2O3, PdO, Al2O3, HfO2, SiO2, Y2O3, Ta2O5, TiO2 또는 ZrO2를 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
8 |
8 제5항에 있어서, 상기 저농도의 정공이 첨가된 p형 전이금속과 이 전이금속을 포함하는 반도체는, Fe1- xS (0≤x≤0 |
9 |
9 제5항에 있어서, 상기 저농도의 정공이 첨가된 p형 유기물 반도체는, D+는 유기적 도너이고 A-는 유기적 억셉터인 D+A- 유형인 것을 특징으로 하는 2단자 반도체 소자 |
10 |
10 제9항에 있어서, 상기 D+A- 유형은, D+A- = TTF + Br, D+A- = BEDT-TTF 또는 D+A- = TMPD + TCNQ를 포함하되, 상기 TTF는 테트라티오풀발렌(tetrathiofulvalene)이고, 상기 EDT-TTF는 비스-에틸렌디티오-테트라티오풀발렌(bis-ethylenedithio-tetrathiofulvalene)이고, 상기 TMPD는 N,N,N'N'-테트라메틸-p-페닐렌디아민(N,N,N',N'-tetramethyl-p-phenylenediamine)이며, 상기 TCNQ는 유기테트라시아노-퀴노디메탄(tetracyano-p-quinodimethane)이며, 그리고 TCNQ는 정공주입에 의해 TCNQ-와 TCNQ사이에서 스위칭하는 활성성분인 것을 특징으로 하는 2단자 반도체 소자 |
11 |
11 제9항에 있어서, 상기 p형 유기물 반도체는, 펜타센(pentacene)과 펜타센 유도체, 티오펜(thiophene)과 티오펜 올리고머(thiophene oligomer), 벤조디티오펜 다이머(benzodithiophene dimer), 프탈로사이아닌(phthalocyanine), 폴리(알킬티오펜)(Poly(alkyl-thiophene)), 폴리(3-헥실릴티오펜)(Poly(3-hexylyl-thiophene)), 폴리(3-옥틸티오펜)(Poly(3-octyl-thiophene)), 폴리(3-도데실티오펜) (Poly(3-dodecyl-thiophene)), 안티라디티오펜(anthradithiophene: ADT), 다이헥실-안티라디티오펜(dihexyl-ADT), 디도데실-안티라디티오펜(didodecyl-ADT), 디옥타데실-안티라디티오펜(dioctadecyl-ADT)을 포함하는 티오펜 유도체, 아로마틱 화합물(aromatic compound)을 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
12 |
12 제1항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막은 n 형이면서 매우 큰 저항을 갖는 반도체 물질을 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
13 |
13 제1항에 있어서, 상기 제1 전극막 및 제2 전극막은, W, Mo, Au/Cr, Ti/W, Ti/Al/N, Ni/Cr, Al/Au, Pt, Cr/Mo/Au, YBa2Cu3O7-d 또는 Ni/Mo/Au을 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
14 |
14 제1항에 있어서, 상기 제1 전극막 및 제2 전극막 중 적어도 어느 한 곳에 연결되는 저항소자를 더 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
15 |
15 기판; 상기 기판 위에 배치된 제1 전극막; 상기 제1 전극막 위에 배치되는 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막; 및 상기 급격한 금속-절연체 전이 반도체 물질막 위에 배치되는 제2 전극막을 구비하는 것을 특징으로 하는 2단자 반도체 소자 |
16 |
16 제15항에 있어서, 상기 기판은, Si, SiO2, GaAs, Al3O4, 플라스틱, 유리, V2O5, PrBa2Cu3O7, YBa2Cu3O7, MgO, SrTiO3, Nb가 도핑된 SrTiO3, 또는 절연막 위의 실리콘(SOI) 기판을 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
17 |
17 제15항에 있어서, 상기 기판과 제1 전극막 사이에 배치된 버퍼층을 더 구비하는 것을 특징으로 하는 2단자 반도체 소자 |
18 |
18 제17항에 있어서, 상기 버퍼층은, SiO2 또는 Si3N4 막을 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
19 |
19 제15항에 있어서, 상기 제1 전극막 및 제2 전극막 중 적어도 어느 한 곳에 연결되는 저항소자를 더 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
20 |
20 기판; 상기 기판 위에 배치된 제1 전극막; 상기 제1 전극막 위에 배치되는 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막; 상기 급격한 금속-절연체 전이 반도체 물질막 위에 배치되는 제2 전극막; 및 상기 급격한 금속-절연체 전이 반도체 물질막의 양 측면들 중 적어도 어느 한 측면상에 배치되는 게이트 절연막을 구비하는 것을 특징으로 하는 2단자 반도체 소자 |
21 |
21 기판; 상기 기판 위에 배치된 제1 전극막; 상기 제1 전극막 위에 배치되는 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막; 상기 급격한 금속-절연체 전이 반도체 물질막 위에 배치되는 제2 전극막; 및 상기 급격한 금속-절연체 전이 반도체 물질막의 양 측면들 중 적어도 어느 한 측면상에 배치되는 강자성체 박막을 구비하는 것을 특징으로 하는 2단자 반도체 소자 |
22 |
22 기판; 상기 기판 위에 배치되는 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막; 및 상기 급격한 금속-절연체 전이 반도체 물질막 위에서 상호 대향하면서 이격되도록 배치되는 제1 전극막 및 제2 전극막을 구비하는 것을 특징으로 하는 2단자 반도체 소자 |
23 |
23 제22항에 있어서, 상기 기판과 상기 급격한 금속-절연체 전이 반도체 물질막 사이에 배치된 버퍼층을 더 구비하는 것을 특징으로 하는 2단자 반도체 소자 |
24 |
24 제22항에 있어서, 상기 제1 전극막 및 제2 전극막 중 적어도 어느 한 곳에 연결되는 저항소자를 더 포함하는 것을 특징으로 하는 2단자 반도체 소자 |
25 |
25 제22항에 있어서, 상기 제1 전극막 및 제2 전극막인 핑거 형상으로 이루어지는 것을 특징으로 하는 2단자 반도체 소자 |
26 |
26 기판; 상기 기판 위에 배치되는 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막; 상기 급격한 금속-절연체 전이 반도체 물질막 위에서 상호 대향하면서 이격되도록 배치되는 제1 전극막 및 제2 전극막; 및 상기 제1 전극막 및 제2 전극막 사이의 상기 급격한 금속-절연체 전이 반도체 물질막 위에 배치되는 게이트 절연막을 구비하는 것을 특징으로 하는 2단자 반도체 |
27 |
27 기판; 상기 기판 위에 배치되는 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막; 상기 급격한 금속-절연체 전이 반도체 물질막 위에서 상호 대향하면서 이격되도록 배치되는 제1 전극막 및 제2 전극막; 및 상기 제1 전극막 및 제2 전극막 사이의 상기 급격한 금속-절연체 전이 반도체 물질막 위에 배치되는 강자성체 박막을 구비하는 것을 특징으로 하는 2단자 반도체 |
28 |
28 기판 위에 제1 전극막을 형성하는 단계; 상기 제1 전극막 위에 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막을 형성하는 단계; 및 상기 급격한 금속-절연체 전이 반도체 물질막 위에 제2 전극막을 형성하는 단계를 포함하는 것을 특징으로 하는 2단자 반도체 소자의 제조방법 |
29 |
29 제28항에 있어서, 상기 제1 전극막 및 제2 전극막을 형성하는 단계는, 스퍼터링 방법을 사용하여 수행하는 것을 특징으로 하는 2단자 반도체 소자의 제조방법 |
30 |
30 제28항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막을 형성하는 단계는, 펄스레이저 방법을 사용하여 수행하는 것을 특징으로 하는 2단자 반도체 소자의 제조방법 |
31 |
31 제28항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막을 형성하는 단계는, 분자빔 에피택시 방법을 사용하여 수행하는 것을 특징으로 하는 2단자 반도체 소자의 제조방법 |
32 |
32 제28항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막을 형성하기 전에 상기 기판 위에 버퍼층을 먼저 형성하는 단계를 더 포함하는 것을 특징으로 하는 2단자 반도체 소자의 제조방법 |
33 |
33 기판 위에 2eV 이하의 에너지 갭과 정공 준위내의 정공을 갖는 급격한 금속-절연체 전이 반도체 물질막을 형성하는 단계; 상기 급격한 금속-절연체 전이 반도체 물질막 위에 금속막을 형성하는 단계; 및 상기 금속막을 패터닝하여 상기 급격한 금속-절연체 전이 반도체 물질막의 일부 표면을 노출시키고, 상기 노출면을 사이에 두고 상호 대향하도록 배치되는 제1 전극막 및 제2 전극막을 형성하는 단계를 포함하는 것을 특징으로 하는 2단자 반도체 소자의 제조방법 |
34 |
34 제33항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막을 형성하기 전에 상기 기판 위에 버퍼층을 먼저 형성하는 단계를 더 포함하는 것을 특징으로 하는 2단자 반도체 소자의 제조방법 |
35 |
34 제33항에 있어서, 상기 급격한 금속-절연체 전이 반도체 물질막을 형성하기 전에 상기 기판 위에 버퍼층을 먼저 형성하는 단계를 더 포함하는 것을 특징으로 하는 2단자 반도체 소자의 제조방법 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | CN101673804 | CN | 중국 | FAMILY |
2 | EP01617482 | EP | 유럽특허청(EPO) | FAMILY |
3 | EP01617482 | EP | 유럽특허청(EPO) | FAMILY |
4 | EP01617482 | EP | 유럽특허청(EPO) | FAMILY |
5 | EP02219243 | EP | 유럽특허청(EPO) | FAMILY |
6 | EP02315288 | EP | 유럽특허청(EPO) | FAMILY |
7 | EP02315288 | EP | 유럽특허청(EPO) | FAMILY |
8 | JP18032898 | JP | 일본 | FAMILY |
9 | JP22161413 | JP | 일본 | FAMILY |
10 | US07728327 | US | 미국 | FAMILY |
11 | US20060011942 | US | 미국 | FAMILY |
12 | US20100193824 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | AT502404 | AT | 오스트리아 | DOCDBFAMILY |
2 | CN101673804 | CN | 중국 | DOCDBFAMILY |
3 | CN1722489 | CN | 중국 | DOCDBFAMILY |
4 | DE602004031827 | DE | 독일 | DOCDBFAMILY |
5 | EP1617482 | EP | 유럽특허청(EPO) | DOCDBFAMILY |
6 | EP1617482 | EP | 유럽특허청(EPO) | DOCDBFAMILY |
7 | EP1617482 | EP | 유럽특허청(EPO) | DOCDBFAMILY |
8 | EP2219243 | EP | 유럽특허청(EPO) | DOCDBFAMILY |
9 | EP2315288 | EP | 유럽특허청(EPO) | DOCDBFAMILY |
10 | EP2315288 | EP | 유럽특허청(EPO) | DOCDBFAMILY |
11 | JP2006032898 | JP | 일본 | DOCDBFAMILY |
12 | JP2010161413 | JP | 일본 | DOCDBFAMILY |
13 | US2006011942 | US | 미국 | DOCDBFAMILY |
14 | US2010193824 | US | 미국 | DOCDBFAMILY |
15 | US7728327 | US | 미국 | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
특허 등록번호 | 10-0609699-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20040715 출원 번호 : 1020040055096 공고 연월일 : 20060808 공고 번호 : 특허결정(심결)연월일 : 20060623 청구범위의 항수 : 34 유별 : H01L 27/115 발명의 명칭 : 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법 존속기간(예정)만료일 : 20120801 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국전자통신연구원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 958,500 원 | 2006년 08월 01일 | 납입 |
제 4 년분 | 금 액 | 788,000 원 | 2009년 07월 02일 | 납입 |
제 5 년분 | 금 액 | 788,000 원 | 2010년 07월 01일 | 납입 |
제 6 년분 | 금 액 | 788,000 원 | 2011년 07월 11일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 | 2004.07.15 | 수리 (Accepted) | 1-1-2004-0313165-18 |
2 | 선행기술조사의뢰서 | 2005.12.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2006.01.13 | 수리 (Accepted) | 9-1-2006-0002227-67 |
4 | 의견제출통지서 | 2006.02.21 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0096785-30 |
5 | 의견서 | 2006.04.14 | 수리 (Accepted) | 1-1-2006-5031004-47 |
6 | 명세서등보정서 | 2006.04.14 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2006-0260222-60 |
7 | 등록결정서 | 2006.06.23 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0357155-97 |
8 | 출원인정보변경(경정)신고서 | 2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
9 | 출원인정보변경(경정)신고서 | 2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
기술정보가 없습니다 |
---|
과제정보가 없습니다 |
---|
[KST2015086874][한국전자통신연구원] | 비휘발성 프로그래머블 스위치 소자 및 그 제조방법 | 새창보기 |
---|---|---|
[KST2015087576][한국전자통신연구원] | 반도체 레이저부를 갖는 상변화 메모리 소자 | 새창보기 |
[KST2015083819][한국전자통신연구원] | 금속-절연체 전이 소자 및 그 패키지 방법 | 새창보기 |
[KST2015082340][한국전자통신연구원] | 미세접점을 갖는 상변화 메모리소자 및 그 제조방법 | 새창보기 |
[KST2015084025][한국전자통신연구원] | 상변화 메모리 소자 및 그 제조 방법 | 새창보기 |
[KST2015085513][한국전자통신연구원] | 저항형 메모리 장치 및 그 제조 방법 | 새창보기 |
[KST2015091575][한국전자통신연구원] | 비휘발성 메모리 및 비휘발성 메모리의 제조 방법 | 새창보기 |
[KST2015081064][한국전자통신연구원] | 절연체 나노 도트를 포함하는 상변화 메모리 소자 및 그제조 방법 | 새창보기 |
[KST2015084994][한국전자통신연구원] | 유기물 강유전체를 이용한 비휘발성 정보저장장치 및 그 제조 방법 | 새창보기 |
[KST2014032326][한국전자통신연구원] | 상 변화층을 갖는 전자 소자 및 상 변화 메모리 소자 | 새창보기 |
[KST2015085676][한국전자통신연구원] | 저항형 메모리 장치 및 그 형성 방법 | 새창보기 |
[KST2015097840][한국전자통신연구원] | 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 | 새창보기 |
[KST2014031704][한국전자통신연구원] | 이이피롬 장치 및 그 제조 방법 | 새창보기 |
[KST2015083070][한국전자통신연구원] | 고집적 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015083192][한국전자통신연구원] | 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015087696][한국전자통신연구원] | 상변화 재료 박막 패터닝 방법 및 이를 이용한 상변화메모리 소자의 제조 방법 | 새창보기 |
[KST2015085180][한국전자통신연구원] | 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 | 새창보기 |
[KST2015097662][한국전자통신연구원] | 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법 | 새창보기 |
[KST2015097882][한국전자통신연구원] | 상부 전극층과 상변화층 사이에 차폐층을 갖는 상변화메모리 소자 및 그 제조 방법 | 새창보기 |
[KST2015084020][한국전자통신연구원] | 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 | 새창보기 |
[KST2014032291][한국전자통신연구원] | 비휘발성 메모리 셀 및 그 제조 방법 | 새창보기 |
[KST2015095827][한국전자통신연구원] | 고체 전해질 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015082141][한국전자통신연구원] | 상변화 메모리 소자 및 그 제조 방법 | 새창보기 |
[KST2015088569][한국전자통신연구원] | 저항형 메모리 장치 및 그 형성 방법 | 새창보기 |
[KST2015087442][한국전자통신연구원] | 상변화층과 발열 전극간에 콘택 크기가 작은 상변화 메모리소자 및 그 제조방법 | 새창보기 |
[KST2015080892][한국전자통신연구원] | 상변화 메모리소자 및 그 제조방법 | 새창보기 |
[KST2015087099][한국전자통신연구원] | 비휘발성 기억 소자 및 그 형성방법 | 새창보기 |
[KST2015096265][한국전자통신연구원] | 유기 반도체 소자 및 그 제작 방법 | 새창보기 |
[KST2014045267][한국전자통신연구원] | 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법 | 새창보기 |
[KST2015094786][한국전자통신연구원] | 유전체 박막을 포함하는 메모리 소자 및 그 제조방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|