1 |
1
기판;상기 기판 상에 제 1 방향으로 신장되며 복수개의 서로 평행한 제 1 도전라인들;상기 제 1 도전라인들 상에 상기 제 1 방향과 교차하는 제 2 방향으로 신장되는 복수개의 서로 평행한 제 2 도전라인들;상기 제 2 도전라인들 상에 상기 제 1 방향으로 신장되며 복수개의 서로 평행한 제 3 도전라인들;상기 제 1 도전라인과 상기 제 2 도전 라인 사이에 개재되는 제 1 정보저장막;상기 제 2 도전라인과 상기 제 3 도전 라인 사이에 개재되는 제 2 정보저장막; 및 상기 제2 도전 라인과 상기 제1 정보저장막 사이 그리고 상기 제3 도전 라인과 상기 제2 정보저장막 사이에 각각 제공되는 산화막들을 포함하되, 상기 제 1 도전라인과 상기 제 3 도전라인은 수직적으로 서로 중첩되지 않는 것을 특징으로 하는 저항형 메모리 장치
|
2 |
2
제 1 항에 있어서,상기 제 3 도전 라인들 상에 배치되며 상기 제 2 방향으로 신장되는 복수개의 서로 평행한 제 4 도전라인들을 더 포함하되,상기 제 4 도전라인은 상기 제 2 도전라인과 수직적으로 서로 중첩되지 않는 것을 특징으로 하는 저항형 메모리 장치
|
3 |
3
제 2 항에 있어서,상기 제 4 도전 라인들 상에서 상기 제 1 방향으로 신장되며 상기 제 4 도전라인들과 절연된 제 n 도전 라인들; 및상기 제 n 도전 라인들 상에서 상기 제 3 방향으로 신장되며 상기 제 n 도전 라인들과 절연된 제 n+1 도전라인들을 더 포함하되,여기서 n은 5 이상이며,상기 제 n 도전라인들 중 어느 하나는 상기 제 1 도전라인과 수직적으로 중첩되며,상기 제 n+1 도전라인들 중 어느 하나는 상기 제 2 도전라인과 수직적으로 중첩되는 것을 특징으로 하는 저항형 메모리 장치
|
4 |
4
제 1 항에 있어서,상기 제 1 및 제 2 정보저장막들은 금속산화막을 포함하는 것을 특징으로 하는 저항형 메모리 장치
|
5 |
5
제 4 항에 있어서,상기 제 1 내지 제 3 도전라인들은 상기 제 1 및 제 2 정보저장막들에 포함된 금속보다 산소친화도가 높은 금속을 포함하는 것을 특징으로 하는 저항형 메모리 장치
|
6 |
6
제 5 항에 있어서,상기 제 1 내지 제 3 도전라인들은 알루미늄 또는 알칼리 금속을 포함하는 것을 특징으로 하는 저항형 메모리 장치
|
7 |
7
삭제
|
8 |
8
제 1 항에 있어서,상기 제 1 및 제 2 산화막의 두께는 상기 도전라인들 중에 적어도 하나에 인가되는 전압에 의해 변하는 것을 특징으로 하는 저항형 메모리 장치
|
9 |
9
제 1 항에 있어서,상기 도전라인들 중에 적어도 하나에 인가되는 전압에 의해 상기 제 1 및 제 2 정보저장막들 내의 전하트랩 사이트 수가 변하는 것을 특징으로 하는 저항형 메모리 장치
|
10 |
10
제 1 항에 있어서,상기 제 1 및 제 2 정보저장막들은 상기 기판의 전면을 덮는 것을 특징으로 하는 저항형 메모리 장치
|
11 |
11
제 1 항에 있어서,상기 제 1 정보저장막은 상기 제 1 도전라인과 상기 제 2 도전라인이 교차하는 지점에 위치하고, 상기 제 2 정보저장막은 상기 제 2 도전라인과 상기 제 3 도전라인이 교차하는 지점에 위치하는 것을 포함하는 것을 특징으로 하는 저항형 메모리 장치
|
12 |
12
제 11 항에 있어서,상기 제 1 및 제 2 정보저장막들은 N형 금속 산화막을 포함하며, 상기 저항형 메모리 장치는,상기 제 1 정보저장막과 상기 제 1 도전 라인 사이에 위치하는 제 1 P형 패턴; 및상기 제 2 정보저장막과 상기 제 2 도전 라인 사이에 위치하는 제 2 P형 패턴을 더 포함하는 것을 특징으로 하는 저항형 메모리 장치
|
13 |
13
제 1 항에 있어서,상기 제 1 정보저장막과 상기 제 1 도전라인 사이에 개재되는 제 1 확산방지막과 상기 제 2 정보저장막과 상기 제 2 도전라인 사이에 개재되는 제 2 확산방지막을 더 포함하는 것을 특징으로 하는 저항형 메모리 장치
|
14 |
14
제 1 항에 있어서,상기 제 1 및 제 2 정보저장막들은 상기 도전라인들 중에 적어도 하나에 인가되는 전압에 따라 복수의 전도도 상태를 가지는 것을 특징으로 하는 저항형 메모리 장치
|
15 |
15
기판 상에 제 1 방향으로 신장되며 복수개의 서로 평행한 제 1 도전라인들을 형성하는 단계;상기 제 1 도전라인들 상에 제 1 정보저장막을 형성하는 단계;상기 제 1 정보저장막 상에 상기 제 1 방향과 교차하는 제 2 방향으로 신장되는 복수개의 서로 평행한 제 2 도전라인들을 형성하는 단계;상기 제 2 도전라인들 상에 제 2 정보저장막을 형성하는 단계; 및상기 제 2 정보저장막 상에 상기 제 1 방향으로 신장되며 복수개의 서로 평행한 제 3 도전라인들을 형성하는 단계를 포함하되,상기 제 1 도전라인과 상기 제 3 도전라인은 수직적으로 서로 중첩되지 않도록 형성되고, 상기 제2 도전 라인과 상기 제1 정보 저장막 사이 그리고 상기 제3 도전 라인과 상기 제2 정보 저장막 사이에 산화막들이 형성되는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법
|
16 |
16
제 15 항에 있어서,상기 제 1 및 제 2 정보저장막들은 금속산화막을 포함하는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법
|
17 |
17
제 16 항에 있어서,상기 제 2 및 제 3 도전라인들은 상기 제 1 및 제 2 정보저장막들 내에 포함되는 금속보다 산소친화도가 더 높은 금속을 포함하는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법
|
18 |
18
삭제
|
19 |
19
삭제
|
20 |
20
제 15 항에 있어서,상기 제 3 도전라인들 상에 제 3 정보저장막을 형성하는 단계; 및상기 제 3 정보저장막 상에 상기 제 2 방향으로 신장되는 복수개의 서로 평행한 제 4 도전라인들을 형성하는 단계를 더 포함하되,상기 제 4 도전라인은 상기 제 2 도전라인과 수직적으로 서로 중첩되지 않도록 형성되는 것을 특징으로 하는 저항형 메모리 장치의 제조 방법
|