맞춤기술찾기

이전대상기술

미세접점을 갖는 상변화 메모리소자 및 그 제조방법

  • 기술번호 : KST2015082340
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 리셋 전류의 크기를 줄일 수 있는 상변화 메모리 소자 및 그 제조방법을 개시한다. 본 발명에 따른 상변화 메모리 소자는 반도체 기판 위의 하부전극; 상기 하부전극 위의 제1 절연 패턴; 상기 제1 절연 패턴 위에서 상기 하부전극 위까지 연장되어 있되, 일측면이 상기 제1 절연 패턴 위에 놓여있는 발열전극; 상기 발열전극층 위에서 상기 발열전극과 동일한 패턴을 형성하고 있는 제2 절연 패턴; 상기 제2 절연 패턴 위에서 상기 제1 절연 패턴 위까지 연장되어 있되, 일부가 상기 제1 절연 패턴 위의 상기 발열전극의 일측면과 접하는 상변화층 패턴; 상기 상변화층 패턴과 전기적으로 연결된 콘택; 및 상기 콘택에 의하여 상기 상변화층 패턴과 전기적으로 연결되는 상부전극을 포함한다. 본 발명의 상변화 메모리 소자는 하부전극 위에 제1 절연패턴를 도입하여 발열전극이 측면을 통하여 상변화층 패턴과 접촉하도록 함으로써 발열전극과 상변화층 패턴의 접촉면적을 감소시켜 리셋전류를 감소시킬 수 있다. 한편, 발열전극의 일부는 절연패턴 위에서 측면을 통하여 상변화층 패턴과 접촉하고 발열전극의 다른 일부는 하부전극과 접촉하므로, 발열전극을 하부전극에 접속시키기 위한 별도의 콘택이 요구되지 않는다. 상변화 메모리 소자, 리셋전류, 절연 패턴, 발열전극, 상변화층 패턴
Int. CL H01L 21/8247 (2006.01) H01L 27/115 (2006.01)
CPC H01L 45/06(2013.01) H01L 45/06(2013.01) H01L 45/06(2013.01) H01L 45/06(2013.01)
출원번호/일자 1020060123401 (2006.12.06)
출원인 한국전자통신연구원
등록번호/일자 10-0842274-0000 (2008.06.24)
공개번호/일자 10-2008-0051777 (2008.06.11) 문서열기
공고번호/일자 (20080630) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.12.06)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박영삼 대한민국 대전 서구
2 이승윤 대한민국 대전 유성구
3 윤성민 대한민국 대전 서구
4 이남열 대한민국 대전 유성구
5 유병곤 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2006.12.06 수리 (Accepted) 1-1-2006-0905843-09
2 선행기술조사의뢰서
Request for Prior Art Search
2007.10.05 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2007.11.12 수리 (Accepted) 9-1-2007-0069534-17
4 의견제출통지서
Notification of reason for refusal
2007.11.26 발송처리완료 (Completion of Transmission) 9-5-2007-0629544-36
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2007.12.05 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0874946-10
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2007.12.05 수리 (Accepted) 1-1-2007-0874945-75
7 등록결정서
Decision to grant
2008.05.01 발송처리완료 (Completion of Transmission) 9-5-2008-0241353-68
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판 위의 하부전극;상기 하부전극 위의 제1 절연 패턴;상기 제1 절연 패턴 위에서 상기 하부전극 위까지 연장되어 있되, 일측면이 상기 제1 절연 패턴 위에 놓여있는 발열전극;상기 발열전극층 위에서 상기 발열전극과 동일한 패턴을 형성하고 있는 제2 절연 패턴;상기 제2 절연 패턴 위에서 상기 제1 절연 패턴 위까지 연장되어 있되, 일부가 상기 제1 절연 패턴 위의 상기 발열전극의 일측면과 접하는 상변화층 패턴;상기 상변화층 패턴과 전기적으로 연결된 콘택; 및상기 콘택에 의하여 상기 상변화층 패턴과 전기적으로 연결되는 상부전극을 포함하는 상변화 메모리 소자
2 2
제1 항에 있어서, 상기 상부전극 아래에서 상기 하부전극, 상기 1 절연 패턴, 상기 제2 절연 패턴, 상기 상변화층 패턴을 덮으면서 상기 콘택을 포함하는 제3 절연층을 더 포함하는 상변화 메모리 소자
3 3
제1 항에 있어서, 상기 상변화층 패턴 위의 베리어층을 더 포함하는 상변화 메모리 소자
4 4
제3 항에 있어서, 상기 베리어층은 Ti, TiAlN, TiSiN 및 TiN 중의 적어도 어느 하나를 포함하는 상변화 메모리 소자
5 5
삭제
6 6
제1 항에 있어서, 상기 발열전극은 TiN, TiAlN, TiSiN 및 SiGe 중의 적어도 어느 하나를 포함하는 상변화 메모리 소자
7 7
제1 항에 있어서, 상기 상변화층 패턴은 칼코겐 화합물로 이루어진 상변화 메모리 소자
8 8
제1 항에 있어서, 상기 상변화층 패턴은 GaSb, InSb, InSe, Sb2Te, SbSe, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te, IhSbGe, AgInSbTe, (Ge,Sn)SbTe, GeSb(Se,Te) 및 Te81GeI5Sb2S2 중에 선택된 적어도 하나의 물질을 포함하는 상변화 메모리 소자
9 9
제1 항에 있어서, 상기 하부전극과 상기 상부전극은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 텅스텐(W)을 포함하는 금속 물질, 실리콘, 이러한 물질들의 금속 합금 또는 이러한 물질들의 금속 화합물을 포함하는 상변화 메모리 소자
10 10
반도체 기판 위에 하부전극을 형성하는 단계;상기 하부전극 위에 제1 절연 패턴을 형성하는 단계;상기 하부전극 위에서 상기 제1 절연 패턴 위까지 연장되되, 일측면이 상기 제1 절연 패턴 위에 놓이도록 발열전극과 상기 발열전극 위의 제2 절연 패턴의 적층구조를 형성하는 단계;상기 제1 절연 패턴 위에서 상기 제2 절연 패턴 위까지 연장되어 있되, 일부가 상기 발열전극의 일측면과 접하도록 상변화층 패턴을 형성하는 단계;상기 상변화층 패턴이 형성된 상기 반도체 기판 위에 제3 절연층을 형성하는 단계;상기 제3 절연층 내에 상기 상변화층 패턴과 접촉하도록 콘택을 형성하는 단계; 및상기 제3 절연층 위에 상기 콘택과 접촉하도록 상부전극을 형성하는 단계;를포함하는 상변화 메모리 소자의 제조방법
11 11
제10 항에 있어서, 상기 발열전극과 상기 제2 절연 패턴의 적층구조를 형성하는 단계는 상기 제1 절연 패턴이 형성된 상기 반도체 기판 위에 발열전극층을 형성하는 단계; 상기 발열전극층 위에 제2 절연층을 형성하는 단계;상기 제2 절연층 위에 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 사용하여 상기 제2 절연층과 상기 발열전극층을 연속적으로 식각하는 단계;를 포함하는 상변화 메모리 소자의 제조방법
12 12
제11 항에 있어서, 상기 상변화층 패턴 위에 베리어층을 형성하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법
13 13
제12 항에 있어서, 상기 베리어층은 Ti, TiAlN, TiSiN 및 TiN 중의 적어도 어느 하나를 포함하도록 형성하는 상변화 메모리 소자의 제조방법
14 14
삭제
15 15
제11 항에 있어서, 상기 발열전극은 TiN, TiAlN, TiSiN 및 SiGe 중의 적어도 어느 하나를 포함하도록 형성하는 상변화 메모리 소자의 제조방법
16 16
제11 항에 있어서, 상기 상변화층 패턴은 칼코겐 화합물로 형성하는 상변화 메모리 소자의 제조방법
17 17
제11 항에 있어서, 상기 상변화층 패턴은 GaSb, InSb, InSe, Sb2Te, SbSe, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te, IhSbGe, AgInSbTe, (Ge,Sn)SbTe, GeSb(Se,Te) 및 Te81GeI5Sb2S2 중에 선택된 적어도 하나의 물질을 포함하도록 형성하는 상변화 메모리 소자의 제조방법
18 18
제11 항에 있어서, 상기 하부전극과 상기 상부전극은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 텅스텐(W)을 포함하는 금속 물질, 실리콘, 이러한 물질들의 금속 합금 또는 이러한 물질들의 금속 화합물을 포함하도록 형성하는 상변화 메모리 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.