1 |
1
삭제
|
2 |
2
삭제
|
3 |
3
반도체 기판의 소정 영역에 배치되어 활성영역들을 정의하는 소자 분리막과,상기 소자 분리막이 형성된 반도체 기판의 표면 상에 이온 주입을 통하여 형성되는 웰층과,상기 웰층이 형성된 이이피롬 영역에 게이트 산화막 및 폴리실리콘을 순차적으로 형성한 후, 패터닝하여 형성되는 제1층 컨트롤 게이트와,상기 제1층 컨트롤 게이트 상에 수평적으로 직렬되도록 형성하는 제2층 플로팅 게이트와,상기 제2층 플로팅 게이트 상에 수평적으로 직렬 되도록 형성하고, 상기 제1층 컨트롤 게이트와 연결하여 상기 제2층 플로팅 게이트를 둘러싸는 구조로 형성하는 제3층 컨트롤 게이트 및상기 제1층 컨트롤 게이트를 형성한 후에 상기 제2층 플로팅 게이트의 기억동작시 채널 인젝션을 조절하기 위한 Inner N+ 이온주입으로 형성되는 Inner N+ 도핑층을 포함하는 이이피롬
|
4 |
4
제 3항에 있어서,상기 이이피롬은,상기 제3층 컨트롤 게이트의 형성 이후, 저농도의 이온 주입을 통해 형성되는 LDD 영역과,각 게이트에 측벽막을 형성한 후, 상기 LDD 영역에 고 농도의 이온 주입을 통해 형성되는 소오스 및 드레인 영역과,상기 각 게이트, 소오스 및 드레인 영역의 저항을 낮추기 위해 형성하는 Ti/TiN층과,상기 Ti/TiN층이 형성된 반도체 기판 전면에 형성되는 층간 절연 산화막과,상기 층간 절연 산화막에 오픈된 콘택으로 형성되는 금속 배선을 더 포함하는 것을 특징으로 하는 이이피롬
|
5 |
5
삭제
|
6 |
6
제 3항에 있어서,상기 소자 분리막은,상기 반도체 기판 상에 완충막으로서 형성되는 절연막을 패터닝하여 형성된 트렌치를 산화막으로 갭필하여 형성하는 트렌치 구조물인 것을 특징으로 하는 이이피롬
|
7 |
7
제 3항에 있어서,상기 이이피롬은,상기 제1층 컨트롤 게이트 상에 형성되는 제1유전막과,상기 제2층 플로팅 게이트 상에 형성되는 제2유전막을 포함하며, 이때 상기 제2층 플로팅 게이트는 터널링 지역에 형성된 상기 제1유전막을 제거한 후, 형성된 터널링 산화막 상에 형성되는 것을 특징으로 하는 이이피롬
|
8 |
8
제 7항에 있어서,상기 제1 유전막 및 제2유전막은,SiO2막, Si3N4막 및 SiO2막을 순차적으로 형성하는 것을 특징으로 하는 이이피롬
|
9 |
9
제 7항에 있어서,상기 제2층 플로팅 게이트의 문지방 전압을 조절하기 위해 붕소 이온 주입을 수행하는 것을 특징으로 하는 이이피롬
|
10 |
10
제 3항에 있어서,상기 제3층 컨트롤 게이트를 형성하는 폴리 실리콘으로 상기 반도체 기판 내 씨모스 영역의 게이트 산화막 상에 게이트용 폴리 실리콘을 동시에 형성하는 것을 특징으로 하는 이이피롬
|
11 |
11
p형 반도체 기판에 소자 분리막을 형성하는 과정과,상기 소자 분리막이 형성된 p형 반도체 기판의 표면 상에 이온 주입을 통하여 웰층을 형성하는 과정과,상기 웰층이 형성된 이이피롬 영역에 게이트 산화막 및 폴리실리콘을 순차적으로 형성한 후, 패터닝하여 제1층 컨트롤 게이트를 형성하는 과정과,상기 제1층 컨트롤 게이트 상에 수평적으로 직렬되도록 제2층 플로팅 게이트를 형성하는 과정과,상기 제2층 플로팅 게이트 상에 수평적으로 직렬 되도록 제3층 컨트롤 게이트를 형성하는 과정과,상기 제1층 컨트롤 게이트와 상기 제3층 컨트롤 게이트를 연결하여 상기 제2층 플로팅 게이트를 둘러싸는 구조로 형성하는 과정을 포함하는 이이피롬의 제조 방법
|
12 |
12
제 11항에 있어서,상기 소자 분리막을 형성하는 과정은,상기 p형 반도체 기판 상에 완충막으로서 절연막을 형성하는 과정과,상기 절연막을 패터닝하여 트렌치를 형성하고, 상기 트렌치를 갭필하여 형성하는 과정을 포함하는 것을 특징으로 하는 이이피롬의 제조 방법
|
13 |
13
제 11항에 있어서,상기 이이피롬의 제조 방법은,상기 제3층 컨트롤 게이트의 형성 이후, 저농도의 이온 주입을 통해 LDD 영역을 형성하는 과정과,각 게이트에 측벽막을 형성한 후, 상기 LDD 영역에 고 농도의 이온 주입을 통해 소오스 및 드레인 영역을 형성하는 과정과,상기 각 게이트, 소오스 및 드레인 영역의 저항을 낮추기 위해 Ti/TiN층을 형성하는 과정과,상기 Ti/TiN층이 형성된 p형 반도체 기판 전면에 층간 절연 산화막을 형성하는 과정과,상기 층간 절연 산화막에 오픈된 콘택으로 금속 배선을 형성하는 과정을 더 포함하는 것을 특징으로 하는 이이피롬의 제조 방법
|
14 |
14
제 13항에 있어서,상기 이이피롬의 제조 방법은,상기 층간 절연 산화막을 형성하는 과정 이전에, 상기 Ti/TiN층 상에 1차 저온 급속 열처리를 수행하는 과정과,상기 1차 저온 급속 열처리 이후 습식 식각을 수행하는 과정과,상기 습식 식각 이후 2차 고온 열처리를 수행하여 실리사이드를 형성하는 과정을 포함하는 것을 특징으로 하는 이이피롬의 제조 방법
|
15 |
15
제 11항에 있어서,상기 이이피롬의 제조 방법은,상기 제1층 컨트롤 게이트를 형성한 후에 상기 제2층 플로팅 게이트의 기억동작시 채널 인젝션을 조절하기 위한 Inner N+ 이온주입으로 Inner N+ 도핑층을 형성하는 과정을 더 포함하는 것을 특징으로 하는 이이피롬의 제조 방법
|
16 |
16
제 11항에 있어서,상기 이이피롬의 제조 방법은,상기 웰층이 형성된 이이피롬 영역의 표면에 고전압용 게이트 산화막을 형성하는 과정과,상기 고전압용 게이트 산화막 상에 컨트롤 게이트 폴리실리콘을 형성하고, 패터닝하여 상기 제1층 컨트롤 게이트를 형성하는 과정과,상기 제1층 컨트롤 게이트 상에 제1유전막을 형성하는 과정과,상기 형성된 제2층 플로팅 게이트 상에 제2유전막을 형성하는 과정을 더 포함하는 것을 특징으로 하는 이이피롬의 제조 방법
|
17 |
17
제 16항에 있어서,상기 제2층 플로팅 게이트는,터널링 지역에 형성된 상기 제1유전막을 제거하는 과정과,상기 터널링 지역에 터널링 산화막을 형성하는 과정으로 형성하는 것을 특징으로 하는 이이피롬의 제조 방법
|
18 |
18
제 16항에 있어서,상기 제1 유전막 및 제2유전막은,SiO2막, Si3N4막 및 SiO2막을 순차적으로 형성하는 것을 특징으로 하는 이이피롬의 제조 방법
|
19 |
19
제 16항에 있어서,상기 이이피롬의 제조 방법은,상기 제2유전막의 형성 이전에, 상기 제2층 플로팅 게이트의 문지방 전압을 조절하기 위한 붕소 이온 주입을 수행하는 과정을 더 포함하는 것을 특징으로 하는 이이피롬의 제조 방법
|
20 |
20
제 11항에 있어서,상기 이이피롬의 제조 방법은,상기 제3층 컨트롤 게이트를 형성하는 폴리 실리콘으로 상기 p형 반도체 기판 내 씨모스 영역의 게이트 산화막 상에 게이트용 폴리 실리콘을 동시에 형성하는 과정을 더 포함하는 것을 특징으로 하는 이이피롬의 제조 방법
|