맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

최적 파라미터를 이용하는 재구성 가능 논리 회로 및 이의 동작 방법

  • 기술번호 : KST2022003548
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 개시의 기술적 사상에 따른 재구성 가능(Reconfigurable) 논리 회로의 동작 방법은, 비디오 시퀀스를 수신하는 단계, 상기 재구성 가능 논리 회로를 구성하는 파라미터에 대한 상기 비디오 시퀀스의 처리 성능을 프로파일하는 단계, 상기 파라미터를 최대값으로 초기화하는 단계, 프로파일 결과에 기초하여, 상기 비디오 시퀀스의 현재 파라미터 값에 대한 처리 성능을 평가하는 단계, 상기 현재 파라미터 값에 대한 처리 성능이 극대값이 아님에 따라 상기 현재 파라미터 값을 하향시키고, 상기 현재 파라미터 값에 대한 처리 성능이 극대값임에 따라 상기 현재 파라미터 값을 최적 파라미터로 결정하는 단계 및 상기 최적 파라미터에 기초하여 상기 비디오 시퀀스를 분석하는 단계를 포함할 수 있다.
Int. CL H04N 17/02 (2006.01.01) G06F 15/78 (2006.01.01)
CPC H04N 17/02(2013.01) G06F 15/7867(2013.01)
출원번호/일자 1020200127550 (2020.09.29)
출원인 삼성전자주식회사, 한국과학기술원
등록번호/일자
공개번호/일자 10-2022-0043770 (2022.04.05) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 삼성전자주식회사 대한민국 경기도 수원시 영통구
2 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 윤찬현 대전광역시 유성구
2 김우중 대전광역시 유성구
3 레 덕깐 대전광역시 유성구
4 오은영 대전광역시 유성구
5 전민수 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2020.09.29 수리 (Accepted) 1-1-2020-1043025-90
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
재구성 가능(Reconfigurable) 논리 회로의 동작 방법에 있어서,비디오 시퀀스를 수신하는 단계;상기 재구성 가능 논리 회로를 구성하는 파라미터에 대한 상기 비디오 시퀀스의 처리 성능을 프로파일하는 단계;상기 파라미터를 최대값으로 초기화하는 단계;프로파일 결과에 기초하여, 상기 비디오 시퀀스의 현재 파라미터 값에 대한 처리 성능을 평가하는 단계;상기 현재 파라미터 값에 대한 처리 성능이 극대값이 아님에 따라 상기 현재 파라미터 값을 하향시키고, 상기 현재 파라미터 값에 대한 처리 성능이 극대값임에 따라 상기 현재 파라미터 값을 최적 파라미터로 결정하는 단계; 및상기 최적 파라미터에 기초하여 상기 비디오 시퀀스를 분석하는 단계를 포함하는 재구성 가능 논리 회로의 동작 방법
2 2
제1항에 있어서,상기 파라미터는 상기 비디오 시퀀스의 샘플링 레이트인 것을 특징으로 하는 재구성 가능 논리 회로의 동작 방법
3 3
제1항에 있어서,상기 파라미터는 상기 비디오 시퀀스를 분석하는 객체 인식 모델의 종류인 것을 특징으로 하는 재구성 가능 논리 회로의 동작 방법
4 4
제1항에 있어서,상기 비디오 시퀀스의 현재 파라미터 값에 대한 처리 성능을 평가하는 단계는,상기 현재 파라미터 값에 대한 처리 성능과, 상기 프로파일 결과에 따라 상기 현재 파라미터 값보다 낮은 파라미터 값에 대한 처리 성능을 비교하는 단계; 및비교 결과에 따라 더 큰 값을 가지는 처리 성능을 상기 극대값으로 설정하는 단계를 포함하는 것을 특징으로 하는 재구성 가능 논리 회로의 동작 방법
5 5
제1항에 있어서,상기 재구성 가능 논리 회로는 FPGA(Field Programmable Gate Array)로 구현되고,상기 FPGA는 부분 재구성 가능(Partial Reconfigurable)하고, 가상 FPGA(vFPGA)를 지원하는 것을 특징으로 하는 재구성 가능 논리 회로의 동작 방법
6 6
재구성 가능(Reconfigurable) 논리 회로의 동작 방법에 있어서,비디오 시퀀스를 수신하는 단계;제1 파라미터 및 제2 파라미터를 포함하는 복수의 파라미터들에 대한 상기 비디오 시퀀스의 처리 성능을 프로파일하는 단계;상기 제1 파라미터 및 상기 제2 파라미터를 최대값으로 초기화하는 단계;프로파일 결과에 기초하여, 상기 제1 파라미터의 파라미터 값을 낮춰감에 따라 상기 비디오 시퀀스의 처리 성능이 극대값이 되는 제1 최적 파라미터 값을 탐색함으로써 상기 재구성 가능 논리 회로의 상기 제1 파라미터에 대한 최적화를 수행하는 단계;상기 제1 최적 파라미터 값에 기초하여 상기 비디오 시퀀스가 처리된 결과인, 수정 비디오 시퀀스를 수신하는 단계; 상기 프로파일 결과에 기초하여, 상기 제2 파라미터의 파라미터 값을 낮춰감에 따라 상기 수정 비디오 시퀀스의 처리 성능이 극대값이 되는 제2 최적 파라미터 값을 탐색함으로써 상기 재구성 가능 논리 회로의 상기 제2 파라미터에 대한 최적화를 수행하는 단계; 및상기 제1 최적 파라미터 값 및 상기 제2 최적 파라미터 값에 기초하여 상기 수정 비디오 시퀀스를 분석하는 단계를 포함하는 재구성 가능 논리 회로의 동작 방법
7 7
제6항에 있어서,상기 제1 파라미터는 상기 비디오 시퀀스의 샘플링 레이트고,상기 제2 파라미터는 상기 비디오 시퀀스를 분석하는 객체 인식 모델의 종류인 것을 특징으로 하는 재구성 가능 논리 회로의 동작 방법
8 8
제6항에 있어서,상기 제1 파라미터에 대한 최적화를 수행하는 단계는,상기 제1 파라미터의 현재 파라미터 값인 제1 파라미터 값에 대한 처리 성능과, 상기 프로파일 결과에 따라 상기 제1 파라미터 값보다 낮은 파라미터 값에 대한 처리 성능을 비교하고, 비교 결과에 따라 더 큰 값을 가지는 처리 성능을 상기 극대값으로 설정하는 단계;상기 제1 파라미터 값에 대한 처리 성능이 극대값이 아님에 따라 상기 제1 파라미터 값을 하향시키는 단계; 및상기 제1 파라미터 값에 대한 처리 성능이 극대값임에 따라 상기 제1 파라미터 값을 상기 제1 최적 파라미터 값으로 결정하는 단계를 포함하는 재구성 가능 논리 회로의 동작 방법
9 9
제6항에 있어서,상기 제2 파라미터에 대한 최적화를 수행하는 단계는,상기 프로파일 결과에서 상기 제1 최적 파라미터 값이 적용된 값들을 확인하는 단계;상기 제2 파라미터의 현재 파라미터 값인 제2 파라미터 값에 대한 처리 성능과, 상기 프로파일 결과에 따라 상기 제2 파라미터 값보다 낮은 파라미터 값에 대한 처리 성능을 비교하고, 비교 결과에 따라 더 큰 값을 가지는 처리 성능을 상기 극대값으로 설정하는 단계;상기 제2 파라미터 값에 대한 처리 성능이 극대값이 아님에 따라 상기 제2 파라미터 값을 하향시키는 단계; 및상기 제2 파라미터 값에 대한 처리 성능이 극대값임에 따라 상기 제2 파라미터 값을 상기 제2 최적 파라미터로 결정하는 단계를 포함하는 재구성 가능 논리 회로의 동작 방법
10 10
파라미터에 따라 제어되는 재구성 가능(Reconfigurable) 논리 회로에 있어서,적어도 하나의 가상 FPGA(Field Programmable Gate Array)를 포함하는 FPGA 블록;비디오 시퀀스를 상기 파라미터에 대해 프로파일하고, 상기 FPGA 블록의상기 비디오 시퀀스에 대한 처리 성능을 극대화하는 최적 파라미터 값을 탐색하도록 구성된 설정 제어기; 및상기 최적 파라미터 값이 적용된 상기 적어도 하나의 가상 FPGA와 상기 비디오 시퀀스를 맵핑시키도록 구성된 작업 관리기를 포함하고,상기 설정 제어기는,상기 파라미터의 파라미터 값을 최대값에서부터 점감시키는 것을 특징으로 하는 재구성 가능 논리 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.