1 |
1
메모리 셀에 흐르는 셀전류를 소정의 기준치 전류와 비교하여 복수의 상위 비트를 결정하는 상위 비트 결정부;상기 셀전류를 복제한 셀복제전류를 소정의 셀전압으로 변환하여 저장하는 전류/전압 변환부;상기 셀복제전류를 상기 소정의 셀전압으로 변환하여 저장하는 충전시간을 결정하는 충전시간 결정부; 및상기 충전시간 결정부로부터 출력되는 충전 종료 신호에 대응하여 복수의 하위 비트를 결정하는 하위 비트 결정부를 포함하는 멀티 레벨 메모리 소자
|
2 |
2
제1항에 있어서, 상기 전류/전압 변환부는,병렬연결되는 복수의 캐패시터를 포함하는 셀전압충전부;상기 상위 비트 결정부의 출력에 대응하여 상기 셀복제전류가 상기 셀전압충전부 내 복수의 캐패시터 중 어느 하나로 흐르도록 경로를 선택하는 경로선택부; 및상기 충전시간 결정부로부터 출력되는 충전 종료 신호에 대응하여 상기 셀전압충전부에 충전된 셀전압을 출력하도록 스위칭하는 비교용 스위칭부를 포함하는 멀티 레벨 메모리 소자
|
3 |
3
제2항에 있어서,상기 복수의 캐패시터는 서로 다른 용량을 가지는 것을 특징으로 하는 멀티 레벨 메모리 소자
|
4 |
4
제2항에 있어서,상기 복수의 캐패시터는 동일한 용량을 가지는 것을 특징으로 하는 멀티 레벨 메모리 소자
|
5 |
5
제1항에 있어서, 상기 충전시간 결정부는,구간최대셀전류를 통과시킬 수 있는 구간최대셀전류구동부;상기 구간최대셀전류구동부와 전류 미러 타입으로 형성되고, 상기 구간최대셀전류를 복제한 구간최대셀복제전류를 통과시킬 수 있는 구간최대셀복제전류구동부;상기 구간최대셀복제전류가 흐르는 동안 최대충전전압으로 충전하는 구간최대셀전압충전부; 및상기 하위 비트 결정부로부터 출력되는 제1 기준전압과 상기 최대충전전압이 동일하면 충전 종료 신호를 출력하는 충전종료신호발생부를 포함하는 멀티 레벨 메모리 소자
|
6 |
6
제1항에 있어서, 상기 하위 비트 결정부는,동시적으로 또는 선택적으로 충전이 가능한 기준전압발생부;상기 기준전압발생부가 출력하는 제2 기준전압에 응답하여 하위 비트 카운트 신호를 출력하는 카운터;상기 제2 기준전압과 상기 셀전압을 비교하는 비교부; 및상기 비교부의 출력에 응답하여 상기 카운터로부터 출력되어 저장된 하위 비트 카운트 신호를 출력하는 하위 비트 저장부를 포함하는 멀티 레벨 메모리 소자
|
7 |
7
복수의 A/D 컨버터; 메모리 셀에 흐르는 셀전류를 복제한 셀복제전류를 소정의 셀전압으로 변환하여 저장하는 시간을 결정하도록 형성된 충전시간 결정부; 및상기 충전시간 결정부로부터 출력되는 충전 종료 신호에 대응하여 상기 메모리 셀에 저장된 데이터의 전체 비트 중 하위 비트를 결정하는 하위 비트 결정부를 포함하고,상기 복수의 A/D 컨버터 각각은, 상기 충전시간 결정부 및 하위 비트 결정부를 공유하는 멀티 레벨 메모리 소자
|
8 |
8
제7항에 있어서, 상기 복수의 A/D 컨버터 각각은,상기 메모리 셀에 흐르는 셀전류를 소정의 기준치 전류와 비교하여 복수의 상위 비트를 결정하는 상위 비트 결정부; 및상기 셀전류를 복제한 셀복제전류를 상기 셀전압으로 변환하여 저장하는 전류/전압 변환부를 포함하는 멀티 레벨 메모리 소자
|
9 |
9
제8항에 있어서, 상기 전류/전압 변환부는,병렬연결되는 복수의 캐패시터를 포함하는 셀전압충전부;상기 상위 비트 결정부의 출력에 대응하여 상기 셀복제전류가 상기 셀전압충전부 내 복수의 캐패시터 중 어느 하나로 흐르도록 경로를 선택하는 경로선택부; 및상기 충전시간 결정부로부터 출력되는 충전 종료 신호에 대응하여 상기 셀전압충전부에 충전된 셀전압을 출력하도록 스위칭하는 비교용 스위칭부를 포함하는 멀티 레벨 메모리 소자
|
10 |
10
제9항에 있어서,상기 복수의 캐패시터는 서로 다른 용량을 가지는 것을 특징으로 하는 멀티 레벨 메모리 소자
|
11 |
11
제9항에 있어서,상기 복수의 캐패시터는 동일한 용량을 가지는 것을 특징으로 하는 멀티 레벨 메모리 소자
|
12 |
12
제8항에 있어서, 상기 충전시간 결정부는,구간최대셀전류를 통과시킬 수 있는 구간최대셀전류구동부;상기 구간최대셀전류구동부와 전류 미러 타입으로 형성되고, 상기 구간최대셀전류를 복제한 구간최대셀복제전류를 통과시킬 수 있는 구간최대셀복제전류구동부;상기 구간최대셀복제전류가 흐르는 동안 최대충전전압으로 충전하는 구간최대셀전압충전부; 및상기 하위 비트 결정부로부터 출력되는 제1 기준전압과 상기 최대충전전압이 동일하면 충전 종료 신호를 출력하는 충전종료신호발생부를 포함하는 멀티 레벨 메모리 소자
|
13 |
13
제8항에 있어서, 상기 하위 비트 결정부는,동시적으로 또는 선택적으로 충전이 가능한 기준전압발생부;상기 기준전압발생부가 출력하는 제2 기준전압에 응답하여 하위 비트 카운트 신호를 출력하는 카운터;상기 제2 기준전압과 상기 셀전압을 비교하는 비교부; 및상기 비교부의 출력에 응답하여 상기 카운터로부터 출력되어 저장된 하위 비트 카운트 신호를 출력하는 하위 비트 저장부를 포함하는 멀티 레벨 메모리 소자
|
14 |
14
메모리 셀에 흐르는 셀전류를 소정의 기준치 전류와 비교하여 복수의 상위 비트를 결정하는 단계;상기 셀전류를 복제한 셀복제전류를 소정의 셀전압으로 변환하여 소정 저장시간동안 저장하는 단계;상기 셀복제전류를 상기 소정의 셀전압으로 변환하도록 상기 셀복제전류가 흐르는 충전시간을 결정하는 충전 종료 신호를 출력하는 단계; 및상기 충전 종료 신호에 대응하여 복수의 하위 비트를 결정하는 하위 비트 결정 단계를 포함하고,상기 저장시간과 상기 충전시간은 동일한 시간 동안 동시에 수행되는 멀티 레벨 메모리 소자의 데이터 센싱 방법
|
15 |
15
제14항에 있어서, 상기 하위 비트 결정 단계는,계단형의 지수함수적으로 증가하는 기준전압을 발생하는 단계;상기 기준전압에 응답하여 하위 비트 카운트 신호를 출력하는 단계;상기 기준전압이 상기 셀전압 보다 커지면 상기 하위 비트 카운트 신호를 출력하는 단계를 포함하는 멀티 레벨 메모리 소자의 데이터 센싱 방법
|