1 |
1
N 개의 마스킹 마스크들과, 상기 N 개의 마스킹 마스크들 각각과 대응하는 M 개의 타일 마스크 셋 중의 제1 내지 제N 타일 마스크 셋을 제1 내지 제N 마스크 쌍들로 결정하는 단계(M은 2 이상의 자연수, N은 M이하의 2 이상의 자연수);상기 제1 내지 제N 마스크 쌍들 중 타겟 마스크 쌍을 선택하는 단계;상기 타겟 마스크 쌍의 마스킹 마스크를 사용하여 음성 감광제를 통해 웨이퍼의 제1 타일부와 제2 타일부 중 상기 제2 타일부를 선택적으로 제1 노광하는 단계;상기 타겟 마스크 쌍의 타일 마스크 셋을 사용하여 상기 음성 감광제를 통해 상기 웨이퍼를 제2 노광하는 단계; 및상기 제2 노광된 제1 타일부를 식각하는 단계를 포함하는 스트럭처드 ASIC(application specific integrated circuit)의 레이어를 리소그래피하는 방법에 있어서, 상기 제1 타일부는 상기 제2 노광에 의하여 패터닝되는 타일들을 포함하고, 상기 제2 타일부는 상기 패터닝되지 않는 타일들을 포함하는 스트럭처드 ASIC의 레이어를 리소그래피하는 방법
|
2 |
2
제1 항에 있어서, 상기 마스킹 마스크는, 및 의 관계를 만족하며, 상기 x 는 상기 타겟 마스크 쌍의 상기 제1 타일부에 존재하는 패턴에서부터 상기 제1 타일부의 타일 경계까지의 최소거리이고, 상기 y는 상기 마스킹 마스크의 노광 영역에서부터 상기 제1 타일부의 타일 경계까지의 최소거리이며, 상기 d는 주어진 리소그래피 장비에서 상기 마스킹 마스크와 상기 웨이퍼 사이의 거리에 따른 빛의 회절 범위이며, 상기 a는 상기 마스킹 마스크와 상기 웨이퍼 사이의 정렬 오차인 것을 특징으로 하는 스트럭처드 ASIC의 레이어를 리소그래피하는 방법
|
3 |
3
스트럭처드 ASIC의 레이어를 웨이퍼에 리소그래피 하는 데 사용하는 복수 그룹의 타일 마스크 셋에 있어서,상기 각 그룹의 상기 타일 마스크 셋 각각은 상기 스트럭처드 ASIC의 내부 소자를 형성하는 웨이퍼 타일들을 패터닝하기 위하여 일정한 크기를 가지면서 규칙적으로 배열되는 복수의 마스크 타일들을 포함하고, 상기 타일 마스크 셋은 상기 복수의 마스크 타일들의 배열을 구현하기 위한 각각 적어도 하나 이상의 액티브 마스크, 폴리 실리콘 마스크 및 메탈 마스크를 포함하고,상기 복수 그룹의 타일 마스크 셋들 중 조합 회로를 구현하기 위한 타일 마스크 셋에 포함되는 상기 복수의 마스크 타일들 각각은 제1 방향과 상기 제1 방향의 제1 길이와 상기 제1 방향과 직각인 제2 방향의 제2 길이로 정의되는 크기를 가지고, 상기 복수 그룹의 타일 마스크 셋들 중 순차 회로를 구현하기 위한 타일 마스크 셋에 포함되는 상기 복수의 마스크 타일들 각각은 상기 제1 방향의 제3 길이와 상기 제2 방향의 제4 길이로 정의되는 크기를 가지며, 상기 제3 길이는 상기 제1 길이의 두 배이고, 상기 제4 길이는 상기 제2 길이와 동일한 것을 특징으로 하는 타일 마스크 셋
|
4 |
4
삭제
|
5 |
5
제3 항에 있어서, 상기 웨이퍼 타일들 각각은 상기 제1 방향의 제5 길이와 상기 제2 방향의 제6 길이로 정의되는 크기를 가지며, 상기 제1 길이는 상기 제5 길이와 동일하고 상기 제2 길이는 상기 제6 길이와 동일한 것을 특징으로 하는 타일 마스크 셋
|
6 |
6
서로 다른 M(M은 2 이상의 자연수)개의 타일 마스크 셋에서, 타일 마스크 셋들의 타일 레이아웃들에 기초한 게이트 라이브러리에서 상기 타일 마스크 셋들로 구현되는 각 논리 게이트의 정보를 출력하는 단계; 상기 논리 게이트의 정보를 기초로, 상기 각 논리 게이트 사이를 연결하는 정보가 포함된 논리 넷 리스트를 생성하는 단계;상기 논리 넷 리스트를 기초로 타일 넷 리스트를 생성하는 단계;상기 타일 넷 리스트를 기초로 타일의 배치를 결정하는 단계; 및상기 결정된 타일의 배치에 따라 상기 타일들을 연결하는 배선 구조를 결정하는 단계를 포함하는 스트럭처드 ASIC을 설계하는 방법
|
7 |
7
제6 항에 있어서,상기 논리 넷 리스트를 기초로 상기 타일 넷 리스트를 생성하는 단계는,상기 논리 넷 리스트의 상기 논리 게이트들을 구현하기 위한 N (N은 M 이하 2 이상의 자연수) 개의 타일 마스크 셋들을 결정하는 단계;상기 논리 넷 리스트의 상기 논리 게이트들이 하나의 타일 영역을 점유하도록 제1 마스크 셋부터 제N 마스크 셋의 상기 논리 게이트들을 순차적으로 상기 타일 영역 상의 제1 타일 영역들부터 제N 타일 영역들에 배치하는 단계; 및상기 제N 타일 영역들부터 상기 제1 타일 영역들을 순차적으로 패킹하는 단계를 포함하는 것을 특징으로 하는 스트럭처드 ASIC의 설계 방법
|
8 |
8
제7 항에 있어서,상기 제N 타일 영역들부터 상기 제1 타일 영역들을 순차적으로 패킹하는 단계는,상기 제N 내지 제1 타일 마스크 셋 각각에 대하여, 상기 제N 내지 제1 타일 마스크 셋 각각이 포함하는 상기 논리 게이트 숫자에 상응하는 개수의 상기 타일 영역을 포함하는 패킹 패턴들을 생성하여 상기 각 패킹 패턴들의 우선 순위를 정하는 단계; 및상기 제N 내지 제1 타일 마스크 셋들의 상기 패킹 패턴들의 우선 순위에 따라 인접한 상기 타일 영역을 상기 하나의 타일 단위로 병합하는 단계를 포함하는 것을 특징으로 하는 스트럭처드 ASIC을 설계하는 방법
|
9 |
9
제6 항에 있어서,상기 배선 구조를 결정하는 단계는,상기 타일들 내부의 배선을 위하여, 제1 방향으로 배치되는 제1 배선 메탈들 및 상기 제1 방향과 직각인 제2 방향으로 배치되는 제2 배선 메탈들을 상기 타일들에 배열하는 단계;상기 타일들 사이의 배선을 위하여, 상기 제1 방향으로 배치되어 상기 제1 배선 메탈들을 연결하는 제1 메탈 세그멘트들 및 상기 제2 방향으로 배치되어 상기 제2 배선 메탈들을 연결하는 제2 메탈 세그멘트들을 배열하는 단계;상기 제1 배선 메탈들, 제2 배선 메탈들, 제1 메탈 세그멘트들 및 제2 메탈 세그멘트들 상에서 상기 제1 방향 또는 제2 방향의 경로로 나타나는 제1 배선 구조를 결정하는 단계;상기 제1 배선 구조를 기초로 상기 제1 배선 메탈들, 제2 배선 메탈들, 제1 메탈 세그멘트들 및 제2 메탈 세그멘트들을 결정하여 제2 배선 구조를 결정하는 단계; 및상기 제2 배선 구조를 기초로 상기 제1 배선 메탈들, 제2 배선 메탈들, 제1 메탈 세그멘트들 및 제2 메탈 세그멘트들 사이의 필요한 위치에 삽입되는 비아(via)를 결정하는 단계를 포함하는 것을 특징으로 하는 스트럭처드 ASIC을 설계하는 방법
|
10 |
10
제6 항에 있어서,상기 배선 구조를 결정하는 단계는,상위 K(K는 1 이상의 정수)개의 긴 지연시간을 갖는 경로의 배선을 우선적으로 결정하는 것을 특징으로 하는 스트럭처드 ASIC을 설계하는 방법
|