| 1 |
1
제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분으로 한정된 반도체 기판;상기 제1 단위 상변화 메모리 소자 부분에 순차적으로 형성된 제1 하부 전극 및 제1 발열 전극, 상기 제1 발열 전극 상에 외측으로 기울기를 갖게 형성된 제1 상변화층 스페이서;상기 제2 단위 상변화 메모리 소자 부분에 순차적으로 형성된 제2 하부 전극 및 제2 발열 전극; 상기 제2 발열 전극 상에 외측으로 기울기를 갖게 형성되고 상기 제1 상변화층 스페이서와 대향하게 형성된 제2 상변화층 스페이서;상기 제1 단위 상변화 메모리 소자 부분의 제1 하부 전극, 제1 발열전극 및 제1 상변화층 스페이서와, 상기 제2 단위 상변화 메모리 소자 부분의 제2 하부 전극, 제2 발열전극 및 제2 상변화층 스페이서를 절연하는 매몰 절연층; 및 상기 제1 상변화층 스페이서 및 제2 상변화층 스페이서 상에 형성된 상부 전극을 포함하여 이루어지는 것을 특징으로 하는 상변화 메모리 소자
|
| 2 |
2
제1항에 있어서, 상기 상부 전극은 상기 제1 상변화층 스페이서 및 상기 제2 상변화층 스페이서 상에서 연결되어 형성되어 있고, 상기 연결되어 형성된 상부 전극에 의해 상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분의 비트 동작이 모두 제어되는 멀티 비트 동작이 가능한 것을 특징으로 하는 상변화 메모리 소자
|
| 3 |
3
제1항에 있어서, 상기 상부 전극은 상기 제1 상변화층 스페이서 및 상기 제2 상변화층 스페이서 상에서 분리되어 형성되어 있고, 상기 분리되어 형성된 상부 전극에 의해 상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분의 비트 동작이 각각 제어되는 싱글 비트 동작이 가능한 것을 특징으로 하는 상변화 메모리 소자
|
| 4 |
4
제1항에 있어서, 상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분의 제1 발열 전극 및 제2 발열 전극 상에 상기 매몰 절연층의 양측에 접하여 절연층 패턴들이 더 형성되어 있고, 상기 절연층 패턴들의 일측벽에 외측으로 각각 제1 상변화층 스페이서 및 제2 상변화층 스페이서가 형성되어 있는 것을 특징으로 하는 상변화 메모리 소자
|
| 5 |
5
제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분으로 한정된 반도체 기판 상에 하부 전극용 제1 도전막 및 발열 전극용 제2 도전막을 순차적으로 형성하는 단계;상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분의 경계 부분의 상기 제2 도전막 상에 제1 절연층 패턴을 형성하는 단계;상기 제1 절연층 패턴의 외측벽에, 상기 제1 단위 상변화 메모리 소자 부분의 제1 상변화층 스페이서 및 제2 단위 상변화 메모리 소자 부분의 제2 상변화층 스페이서를 형성하는 단계;상기 제2 도전막 및 제1 도전막을 패터닝하여 상기 제1 단위 상변화 메모리 소자 부분에 제1 하부 전극 및 제1 발열전극을 형성하고, 상기 제2 단위 상변화 메모리 소자 부분에 제2 하부 전극 및 제2 발열 전극을 형성하고, 상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분 사이에는 홀을 형성하는 단계;상기 홀에 절연 물질층을 매립하여 상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분을 절연하는 매몰 절연층을 형성하는 단계; 및 상기 제1 상변화층 스페이서 및 제2 상변화층 스페이서 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 상변화 메모리 소자의 제조방법
|
| 6 |
6
제5항에 있어서, 상기 제1 상변화층 스페이서 및 제2 상변화층 스페이서는 상기 제1 절연층 패턴이 형성된 반도체 기판의 전면에 상변화층을 형성하고, 상기 상변화층을 스페이서 식각하여 형성함으로써 상기 단위 상변화 메모리 소자 부분들 간의 미스얼라인을 방지하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법
|
| 7 |
7
제5항에 있어서, 상기 매몰 절연층은 상기 홀을 매립함과 아울러 상기 제1 상변화층 스페이서 및 제2 상변화층 스페이서 상부로 절연층을 형성하는 단계와, 상기 절연층을 평탄화하여 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법
|
| 8 |
8
제5항에 있어서, 상기 상부 전극은 상기 제1 상변화층 스페이서 및 상기 제2 상변화층 스페이서 상에서 연결되어 형성함으로써 상기 연결되어 형성된 상부 전극에 의해 상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분의 비트 동작이 모두 제어되는 멀티 비트 동작이 가능한 것을 특징으로 하는 상변화 메모리 소자의 제조방법
|
| 9 |
9
제5항에 있어서, 상기 상부 전극은 상기 제1 상변화층 스페이서 및 상기 제2 상변화층 스페이서 상에서 분리되어 형성함으로써 상기 분리되어 형성된 상부 전극에 의해 상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분의 비트 동작이 각각 제어되는 싱글 비트 동작이 가능한 것을 특징으로 하는 상변화 메모리 소자의 제조방법
|
| 10 |
10
제5항에 있어서, 상기 제2 도전막 및 제1 도전막을 패터닝시 상기 제1 상변화층 스페이서 및 제2 상변화층 스페이서를 식각 마스크로 상기 제2 도전막 및 제1 도전막을 식각함과 아울러 상기 제1 절연층 패턴을 제거하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법
|
| 11 |
11
제5항에 있어서, 상기 제2 도전막 및 제1 도전막을 패터닝시 상기 제1 절연층 패턴을 일부 남김으로써 상기 제1 단위 상변화 메모리 소자 부분 및 제2 단위 상변화 메모리 소자 부분에 각각 제2 절연층 패턴 및 제3 절연층 패턴을 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법
|
