맞춤기술찾기

이전대상기술

고속 전자 이동 트랜지스터의 티형 게이트 전극 및 그의형성방법

  • 기술번호 : KST2015160323
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따른 고속 전자 이동 트랜지스터의 티(T)형 게이트 전극 형성방법은 반도체 기판에 다수의 결정층들을 성장시켜 형성된 에피 구조층의 상부에 제1절연층, 제2절연층 및 제3절연층을 형성하는 단계, 제3절연층의 상부에 레지스트 패턴을 형성하는 단계, 제3절연층에 경사면을 형성하고, 제2절연층의 소정영역을 노출시키기 위한 제1식각 단계, 노출된 상기 제3절연층을 제거하고, 제2절연층에 경사면을 형성하며, 제1절연층의 일부를 제거하기 위한 제2식각 단계, 제1절연층의 노출 영역을 제거하기 위한 제3식각 단계 및 식각으로 형성된 영역에 전극 물질을 증착하는 단계를 포함하며, 이때, 제1식각 단계는 등방성 식각을 적용하고, 제2식각 단계 및 제3식각 단계는 이방성 식각을 적용하며, 제1식각 단계의 소정영역은 노출된 제3절연층의 폭보다 좁은 폭을 가지도록 형성한다.따라서, 본 발명은 고속 전자 이동 트랜지스터의 티형 게이트 전극 하단 영역의 폭을 수십 나노 스케일로 구현이 가능하여 고속 전자 이동 트랜지스터의 차단 주파수 특성의 향상 및 신뢰성을 향상시킬 수 있는 이점이 있다.HEMT, T형 게이트 전극, 등방성 식각, 이방성 식각
Int. CL B82Y 40/00 (2011.01) H01L 29/778 (2011.01)
CPC H01L 21/28587(2013.01) H01L 21/28587(2013.01) H01L 21/28587(2013.01)
출원번호/일자 1020070015421 (2007.02.14)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-0864181-0000 (2008.10.13)
공개번호/일자 10-2008-0076029 (2008.08.20) 문서열기
공고번호/일자 (20081017) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.02.14)
심사청구항수 20

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 서광석 대한민국 서울 강남구
2 연성진 대한민국 인천 부평구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박정학 대한민국 서울특별시 강남구 테헤란로 ***, ****호(역삼동, 아남타워)(넥스트원국제특허법률사무소)
2 서천석 대한민국 서울특별시 서초구 서초중앙로**길 **, *층 (서초동, 서초다우빌딩)(특허법인세하)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2007.02.14 수리 (Accepted) 1-1-2007-0137155-81
2 서지사항보정서
Amendment to Bibliographic items
2007.02.21 수리 (Accepted) 1-1-2007-0151776-42
3 보정요구서
Request for Amendment
2007.03.08 발송처리완료 (Completion of Transmission) 1-5-2007-0028717-00
4 서지사항보정서(납부자번호)
Amendment to Bibliographic items(Payer Number)
2007.03.13 수리 (Accepted) 1-1-2007-0191052-32
5 선행기술조사의뢰서
Request for Prior Art Search
2007.12.05 수리 (Accepted) 9-1-9999-9999999-89
6 선행기술조사보고서
Report of Prior Art Search
2007.12.14 수리 (Accepted) 9-1-2007-0075727-18
7 의견제출통지서
Notification of reason for refusal
2008.01.14 발송처리완료 (Completion of Transmission) 9-5-2008-0015832-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.01.29 수리 (Accepted) 4-1-2008-5015497-73
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2008.03.06 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0166336-52
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2008.03.06 수리 (Accepted) 1-1-2008-0166340-35
11 등록결정서
Decision to grant
2008.07.11 발송처리완료 (Completion of Transmission) 9-5-2008-0367314-19
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판에 다수의 결정층들을 성장시켜 형성된 에피 구조층의 상부에 제1절연층, 제2절연층 및 제3절연층을 순차적으로 형성하는 단계;상기 제3절연층의 상부에 레지스트 패턴을 형성하는 단계;상기 제3절연층에 경사면을 형성하고, 상기 제2절연층의 소정영역을 노출시키기 위한 제1식각 단계;노출된 상기 제3절연층을 제거하고, 상기 제2절연층에 경사면을 형성하며, 상기 제1절연층의 일부를 제거하기 위한 제2식각 단계;상기 제1절연층의 노출 영역을 제거하기 위한 제3식각 단계; 및식각으로 형성된 영역에 전극 물질을 증착하는 단계를 포함하는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
2 2
제 1 항에 있어서,상기 제1식각 단계는 등방성 식각을 적용하는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
3 3
제 1 항에 있어서,상기 제2식각 단계 및 제3식각 단계는 이방성 식각을 적용하는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
4 4
제 2 항에 있어서,상기 제1식각 단계의 소정영역은 노출된 상기 제3절연층의 폭보다 좁은 폭을 가지는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
5 5
제 1 항에 있어서,상기 제2절연층을 구성하는 물질은 상기 제1절연층 및 상기 제3절연층을 구성하는 물질과 서로 상이한 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
6 6
제 5 항에 있어서,상기 제1절연층을 구성하는 물질은 상기 제3절연층을 구성하는 물질과 동일한 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
7 7
제 6 항에 있어서,상기 제2절연층은 실리콘 산화막인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
8 8
제 6 항에 있어서,상기 제1절연층 및 상기 제3절연층은 실리콘 질화막인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
9 9
제 2 항에 있어서,상기 등방성 식각은 건식 식각인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
10 10
제 3 항에 있어서,상기 이방성 식각은 건식 식각인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
11 11
제 9 항에 있어서,상기 건식 식각은 SF6를 포함하는 가스를 적용하는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
12 12
제 11 항에 있어서,상기 건식 식각은 비활성 가스를 더 포함하는 가스를 적용하는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
13 13
제 12 항에 있어서,상기 비활성 가스는 아르곤 가스인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
14 14
제 1 항에 있어서,상기 에피 구조층은 버퍼층, 채널층, 베리어층, 식각정지층, 캡층이 순차적으로 적층된 구조인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
15 15
제 1 항에 있어서,상기 제3식각 단계 및 상기 전극 물질을 증착하는 단계는상기 제1절연층의 노출 영역을 제거하기 위한 제3식각 단계; 상기 기판의 상부에 레지스트를 코팅하는 단계;상기 레지스트를 패터닝하여 식각으로 형성된 영역을 노출시키는 단계; 상기 제1절연층의 하부에 존재하는 캡층을 리세스 식각하는 단계; 및상기 식각으로 형성된 영역에 전극 물질을 증착하는 단계;를 포함하는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
16 16
제 15 항에 있어서,상기 레지스트는 전자빔 레지스트인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
17 17
제 1 항에 있어서,상기 레지스트는 ZEP 양성 전자빔 레지스트인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
18 18
제 1 항에 있어서, 상기 반도체 기판은 고속 전자 이동 트랜지스터를 형성하기 위한 것으로, InP계 기판인 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
19 19
제 7 항에 있어서,상기 제2식각 단계의 건식식각은 CF4 가스와 H2 가스를 포함하는 혼합가스를 적용하는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
20 20
제 7 항에 있어서,상기 제3식각 단계의 건식식각은 CF4 가스와 O2 가스를 포함하는 혼합가스를 적용하는 고속 전자 이동 트랜지스터의 티형 게이트 전극 형성방법
21 21
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.