| 1 |
1
기판 상에 형성되는 정공 배리어 물질층;상기 정공 배리어 물질층 상에 형성되며, 전하를 저장하는 부유 바디층(floating body);상기 부유 바디층의 양측에 형성된 소스 및 드레인;상기 부유 바디층 상에 형성되어 상기 부유 바디층을 둘러싸는 게이트 절연막; 및상기 게이트 절연막 상에 형성된 게이트를 포함하는 뉴런 동작이 가능한 단일 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 기판은 실리콘 기판, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 기판 중 어느 하나로 형성되는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 정공 배리어 물질층은매립된 산화물(buried oxide), p형 바디(body)인 경우 매립된 n-웰(buried n-well), n형 바디(body)인 경우 매립된 n-웰(buried p-well), 매립된 SiC(buried SiC) 및 매립된 SiGe(buried SiGe) 중 어느 하나로 형성되는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 4 |
4
제1항에 있어서,상기 부유 바디층은전하를 저장하며, 뉴런의 특성에 따라 도핑 농도가 변화하는 것을 특징으로 하는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 5 |
5
제4항에 있어서,상기 부유 바디층은실리콘, 게르마늄, 실리콘 게르마늄 및 3-5족 화합물 반도체 중 어느 하나로 형성되는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 6 |
6
제5항에 있어서,상기 부유 바디층은평면형 부유 바디층, 핀(fin)형 부유 바디층 및 나노선(nanowire)형 부유 바디층 중 어느 하나의 구조를 나타내는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 7 |
7
제6항에 있어서,상기 평면형 부유 바디층의 하부에 위치하는 상기 기판은 백 게이트(back gate)로 동작하는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 8 |
8
제1항에 있어서,상기 소스 및 드레인은n형 실리콘, p형 실리콘 및 금속실리사이드 중 어느 하나로 형성되는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 9 |
9
제1항에 있어서,상기 게이트 절연막은산화 실리콘(silicon oxide), 질화막, 산화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(zinc oxide), 산화 지르코늄(zirconium oxide), 산화하프늄지르코늄(HZO) 또는 이들의 임의의 조합 중 어느 하나로 형성되는, 뉴런 동작이 가능한 것을 특징으로 하는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 10 |
10
제1항에 있어서,상기 게이트는 n형 폴리실리콘, p형 폴리실리콘, 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈(Ta), 텅스텐(W), 은(Ag), 주석(TiN), 질화탄탈럼(TaN) 또는 이들의 임의의 조합 중 어느 하나로 형성되는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 11 |
11
제10항에 있어서,상기 게이트는평면형 게이트, 핀(fin)형 게이트 및 나노선(nanowire)형 게이트 중 어느 하나의 구조를 나타내는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 12 |
12
제1항에 있어서,상기 단일 트랜지스터는상기 게이트 절연막 및 상기 게이트를 포함하지 않는 2단자의 npn 게이트리스(npn gate-less) 트랜지스터 또는 pnp 게이트리스(pnp gate-less) 트랜지스터의 구조를 나타내는 것을 특징으로 하는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 13 |
13
제1항에 있어서,상기 단일 트랜지스터는상기 정공 배리어 물질층 없이, 상기 게이트 절연막 및 상기 게이트가 상기 부유 바디층을 둘러싸고 있는 GAA(Gate-All-Around) 트랜지스터의 구조를 나타내는 것을 특징으로 하는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 14 |
14
제1항에 있어서,상기 단일 트랜지스터는이전 시냅스 소자에서 상기 소스 또는 상기 드레인으로 전류 신호가 인가되는 경우, 전하가 상기 부유 바디층에 저장되어 상기 부유 바디층의 포텐셜을 낮추며, 상기 저장된 전하의 양이 임계치 이상이 되면 상기 소스 또는 상기 드레인에서 스파이크 형태의 전압 신호를 출력하는 것을 특징으로 하는, 뉴런 동작이 가능한 단일 트랜지스터
|
| 15 |
15
이전 시냅스 소자에서 전류 신호를 소스 또는 드레인으로 입력하는 단계;상기 전류 신호에 의한 전하를 부유 바디층에 저장하는 단계; 및상기 저장된 전하의 양이 임계치 이상이 되면, 상기 소스 또는 상기 드레인에서 스파이크 형태의 전압 신호를 출력하는 단계를 포함하는 뉴런 동작이 가능한 단일 트랜지스터의 동작 방법
|
| 16 |
16
단일 트랜지스터로 뉴런을 구현한 뉴로모픽 칩을 포함하며,상기 단일 트랜지스터는기판 상에 형성되는 정공 배리어 물질층;상기 정공 배리어 물질층 상에 형성되며, 전하를 저장하는 부유 바디층(floating body);상기 부유 바디층의 양측에 형성된 소스 및 드레인;상기 부유 바디층 상에 형성되어 상기 부유 바디층을 둘러싸는 게이트 절연막; 및상기 게이트 절연막 상에 형성된 게이트를 포함하는 뉴로모픽 시스템
|
| 17 |
17
제16항에 있어서,상기 뉴로모픽 칩은뉴런 동작이 가능한 상기 단일 트랜지스터 외에 저항, 축전기, 다른 트랜지스터 및 인버터 중 어느 하나 이상의 추가 컴포넌트를 포함하는 것을 특징으로 하는, 뉴로모픽 시스템
|
| 18 |
18
제16항에 있어서,상기 뉴로모픽 칩은뉴런 역할을 하는 상기 단일 트랜지스터와 저항변화 메모리 소자(RRAM), 멤리스터(memristor), 상변화 메모리 소자(PCM) 및 강유전체 메모리 소자(FeRAM) 중 어느 하나의 시냅스 소자를 포함하는 것을 특징으로 하는, 뉴로모픽 시스템
|
