| 1 |
1
기판에 수직으로 돌출되며, 하부로부터 제1 불순물 영역, 제2 불순물 영역 및 제3 불순물 영역을 포함하는 활성 기둥;상기 제2 불순물 영역의 측벽에 형성된 게이트 전극;상기 게이트 전극과 상기 제2 불순물 영역 사이에 형성되는 수직 절연부 및 상기 수직 절연부의 하부와 연결되어 상기 제1 불순물 영역의 노출면과 상기 게이트 전극 사이에 형성되는 수평 절연부를 포함하는 게이트 절연막; 및상기 게이트 전극과 교차하며, 상기 제1 불순물 영역과 접촉하는 비트라인;을 포함하며,상기 비트라인은 상기 기판에 매립되어 상기 제1 불순물 영역의 하부에 형성되고,상기 비트라인의 상부면은 상기 제1 불순물 영역의 하부면과 직접 접촉하고,상기 제1 내지 제3 불순물 영역은 동일한 농도 및 동일한 극성의 불순물을 포함하고,상기 기판은 상기 불순물을 포함하지 않고,상기 수직 절연부의 두께는 1nm 내지 3nm인 것을 특징으로 하는 반도체 소자
|
| 2 |
2
제1항에 있어서,상기 제1 내지 제3 불순물 영역은8×1018atom/㎤ 내지 3×1019atom/㎤의 불순물 농도를 갖는 것을 특징으로 하는 반도체 소자
|
| 3 |
3
제1항에 있어서,상기 제1 불순물 영역은 드레인, 상기 제2 불순물 영역은 바디, 상기 제3 불순물 영역은 소스인 것을 특징으로 하는 반도체 소자
|
| 4 |
4
제1항에 있어서,상기 게이트 전극은상기 제2 불순물 영역의 측벽을 에워싸는 것을 특징으로 하는 반도체 소자
|
| 5 |
5
제1항에 있어서,상기 반도체 소자는상기 기판과 상기 비트라인 사이에 형성된 절연막을 더 포함하는 것을 특징으로 하는 반도체 소자
|
| 6 |
6
제1항에 있어서,상기 기판은 실리콘(Si) 기판이고, 상기 활성 기둥은 N형 불순물을 포함하는 것을 특징으로 하는 반도체 소자
|
| 7 |
7
제1항에 있어서,상기 기판은 Si-Ge 기판, Ge 기판 또는 Ⅲ-V족 화합물 반도체 기판이고, 상기 활성 기둥은 P형 불순물을 포함하는 것을 특징으로 하는 반도체 소자
|
| 8 |
8
제1항에 있어서,상기 기판은 나노 와이어(nano wire) 또는 나노 리본(nano ribbon) 중에서 선택되는 나노 구조를 포함하는 것을 특징으로 하는 반도체 소자
|
| 9 |
9
제1항에 있어서,상기 수평 절연부는 상기 수직 절연부보다 두껍게 형성되는 것을 특징으로 하는 반도체 소자
|
| 10 |
10
기판 내에 매립된 다수의 비트라인을 형성하는 단계;상기 비트라인 상에, 상기 비트라인과 접촉하는 제1 불순물 영역과 상기 제1 불순물 영역 상에 차례로 형성된 제2 불순물 영역 및 제3 불순물 영역을 포함하는 활성 기둥을 형성하는 단계; 및상기 제 2 불순물 영역의 측벽에 상기 비트라인과 교차되도록 게이트 전극을 형성하는 단계를 포함하고,상기 게이트 전극을 형성하는 단계는,상기 활성 기둥 사이를 채우는 소자 분리막을 형성하는 단계;상기 활성 기둥과 상기 소자 분리막상에 비트라인과 교차하며 저면 및 상기 활성 기둥의 일부를 노출시키는 측벽들을 가지는 트렌치를 형성하는 단계;상기 트렌치의 저면 및 측벽들에 게이트 절연막을 형성하는 단계; 및상기 제2 불순물 영역과 대응하는 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하고,상기 게이트 절연막은상기 게이트 전극과 상기 제2 불순물 영역 사이에 형성되는 수직 절연부 및 상기 수직 절연부의 하부와 연결되어 상기 제1 불순물 영역의 노출면과 상기 게이트 전극 사이에 형성되는 수평 절연부를 포함하고,상기 비트라인의 상부면은 상기 제1 불순물 영역의 하부면과 직접 접촉하고,상기 제1 내지 제3 불순물 영역은 동일한 농도 및 동일한 극성의 불순물을 포함하고,상기 기판은 상기 불순물을 포함하지 않고,상기 수직 절연부의 두께는 1nm 내지 3nm인 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 11 |
11
삭제
|
| 12 |
12
제10항에 있어서, 상기 활성 기둥을 형성하는 단계는,상기 비트라인 및 상기 기판 상에 제1 영역층, 제2 영역층 및 제3 영역층을 포함하는 반도체 성장층을 형성하는 단계;상기 반도체 성장층의 각 영역층에 동일한 극성의 불순물을 주입하는 단계; 및상기 기판 상에 형성된 상기 반도체 성장층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 13 |
13
제10항에 있어서
|
| 14 |
14
제10항에 있어서,상기 불순물을 주입하는 단계는,다단계 이온 주입 공정, 틸트 이온 주입 공정 및 오리엔트 이온 주입 공정 중에서 어느 하나 이상을 사용하여 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 15 |
15
제12항에 있어서,상기 불순물을 주입하는 단계는8×1018atom/㎤ 내지 3×1019atom/㎤의 도핑 농도로 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 16 |
16
제10항에 있어서, 상기 비트라인을 형성하는 단계는,상기 기판에 이온 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 17 |
17
제10항에 있어서, 상기 비트라인을 형성하는 단계는,상기 기판 상에 저면 및 측벽들을 구비한 다수의 리세스를 형성하는 단계;상기 리세스의 저면 및 측벽들의 표면을 따라 절연막을 형성하는 단계; 및상기 절연막 상에 전도성 물질을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 18 |
18
제17항에 있어서, 상기 전도성 물질을 형성하는 단계는,금속, 금속실리사이드 및 폴리실리콘 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
