| 1 |
1
폴리머 박막 상부에 제 1 구리층 및 상기 폴리머 박막 하부에 제 2 구리층을 형성하는 단계와;
상기 제 1 구리층 및 상기 폴리머 박막의 일부를 제거하여, 상기 제 2 구리층이 노출된 캐비티(Cavity)를 형성하는 단계와;
상기 제 1 구리층과 제 2 구리층의 양측을 제거하여 상기 폴리머 박막을 노출시키는 단계와;
상기 캐비티 내부에 노출된 제 2 구리층에, 상부에 전극패드들이 형성된 능동 소자 칩을 본딩하는 단계와;
상기 능동 소자 칩, 상기 제 1 구리층과 상기 제 2 구리층을 감싸며 폴리머를 라미네이트하는 단계와;
상기 라미네이트된 폴리머 상부에 제 3 구리층을 형성하고, 상기 라미네이트된 폴리머 하부에 제 4 구리층을 형성하는 단계와;
상기 능동 소자 칩의 전극패드들을 노출시키는 제 1 비아(Via), 상기 제 2 구리층을 노출시키는 제 2 비아(Via)와 상기 제 1 내지 제 4 구리층, 폴리머 박막과 라미네이트된 폴리머를 관통하는 제 3 비아를 형성하는 단계와;
상기 제 1 내지 제 3 비아 내부에 도전성 물질을 충진하는 단계와;
상기 제 3 구리층을 패터닝하는 단계로 구성된 능동 소자 칩 내장형 기판의 제조 방법
|
| 2 |
2
폴리머 박막 상부에 제 1 구리층 및 상기 폴리머 박막 하부에 제 2 구리층을 형성하는 단계와;
상기 제 1 구리층 및 상기 폴리머 박막의 일부를 제거하여, 상기 제 2 구리층이 노출된 캐비티(Cavity)를 형성하는 단계와;
상기 제 1 구리층과 제 2 구리층의 양측을 제거하여 상기 폴리머 박막을 노출시키는 단계와;
상기 캐비티 내부에 노출된 제 2 구리층에, 상부에 전극패드들이 형성된 능동 소자 칩을 본딩하는 단계와;
상기 능동 소자 칩과 상기 제 1 구리층을 감싸며, 제 2 구리층 상부에 폴리머를 라미네이트하는 단계와;
상기 라미네이트된 폴리머 상부에 제 3 구리층을 형성하고, 상기 능동 소자 칩의 전극패드들을 노출시키는 비아(Via) 및 상기 제 1 내지 제 3 구리층, 폴리머 박막과 라미네이트된 폴리머를 관통하는 비아를 형성하는 단계와;
상기 비아들 내부에 도전성 물질을 충진하는 단계와;
상기 제 3 구리층을 패터닝하는 단계로 구성된 능동 소자 칩 내장형 기판의 제조 방법
|
| 3 |
3
청구항 1 또는 2에 있어서,
상기 캐비티 내부에 노출된 제 2 구리층에 본딩된 능동 소자 칩의 상부면은,
상기 제 1 구리층 상부면과 동일한 위치에 있거나, 또는 낮은 위치에 있는 것을 특징으로 하는 능동 소자 칩 내장형 기판의 제조 방법
|
| 4 |
4
청구항 1에 있어서,
상기 제 3 구리층과 제 4 구리층은,
미리 형성된 동박으로 상기 라미네이트된 폴리머 상부에 접합하여 형성하는 것을 특징으로 하는 능동 소자 칩 내장형 기판의 제조 방법
|
| 5 |
5
청구항 1 또는 2에 있어서,
상기 비아는,
탄산가스(CO2) 레이저 또는 자외선 레이저로 가공하는 것을 특징으로 하는 능동 소자 칩 내장형 기판의 제조 방법
|
| 6 |
6
청구항 1 또는 2에 있어서,
상기 도전성 물질은 금속으로 도금 공정을 수행하여 형성하거나,
또는, 전도성 페이스트를 도포하여 형성하는 것을 특징으로 하는 능동 소자 칩 내장형 기판의 제조 방법
|
| 7 |
7
폴리머 박막 상부에 제 1 구리층 및 상기 폴리머 박막 하부에 제 2 구리층이 형성되어 있고;
상기 제 1 구리층 및 상기 폴리머 박막의 일부가 제거되어, 상기 제 2 구리층이 노출된 캐비티(Cavity)가 형성되어 있고;
상기 제 1 구리층과 제 2 구리층의 양측이 제거되어 상기 폴리머 박막이 노출되어 있고;
상기 캐비티 내부에 노출된 제 2 구리층에, 상부에 전극패드들이 형성된 능동 소자 칩이 본딩되어 있고;
상기 능동 소자 칩과 상기 제 1 구리층을 감싸며, 상기 제 2 구리층 상부에 폴리머가 라미네이트되어 있고;
상기 라미네이트된 폴리머 상부에 제 3 구리층이 형성되어 있고;
상기 능동 소자 칩의 전극패드들을 노출시키는 비아(Via)와 상기 제 1 내지 제 3 구리층, 폴리머 박막과 라미네이트된 폴리머를 관통하는 비아가 형성되어 있고;
상기 비아들 내부에 도전성 물질이 충진되어 있고;
상기 제 3 구리층이 패터닝되어 구성된 것을 특징으로 하는 능동 소자 칩 내장형 기판
|
| 8 |
8
청구항 7에 있어서,
상기 폴리머는 제 2 구리층 하부를 더 감싸고 있고,
상기 폴리머 하부에 제 4 구리층이 더 형성되어 있고,
상기 제 2 구리층을 노출시키고 도전성 물질이 충진된 비아가 더 형성되어 있는 것을 특징으로 하는 능동 소자 칩 내장형 기판
|
