| 1 |
1
기판;상기 기판의 위에 형성되되 서로 이격되어 전기적으로 분리 배치된 적어도 둘 이상의 하부 전극들로 구성된 하부 전극 어레이;상기 하부 전극들의 사이에 형성되어 하부 전극들을 서로 전기적으로 분리시키는 전극간 절연막;상기 하부 전극 어레이 및 전극간 절연막의 위에 형성된 하부 게이트 절연막;상기 하부 게이트 절연막 위에 형성된 채널층;상기 채널층 위에 형성되되 상기 하부 전극 어레이의 일단에 위치한 하부 전극의 상부에 배치된 소스 전극;상기 채널층 위에 형성되되 상기 하부 전극 어레이의 타단에 위치한 하부 전극의 상부에 배치된 드레인 전극;상기 채널층 또는 채널층 및 상기 소스 전극과 드레인 전극 위에 형성된 상부 게이트 절연막; 및상기 상부 게이트 절연막 위에 형성된 상부 게이트 전극;을 구비하는 재구성 가능한 전자 소자
|
| 2 |
2
제1항에 있어서, 상기 하부 전극 어레이는 3개 이상의 하부전극들로 구성되며, 상기 하부 전극 어레이의 양단에 각각 위치한 하부 전극들을 제외한 나머지의 하부 전극들은 채널의 문턱 전압을 조정하기 위하여 사용되는 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 3 |
3
제1항에 있어서, 기판과 하부 전극들을 전기적으로 격리되도록 하기 위하여 상기 기판과 하부 전극들의 사이에 형성된 제1 절연막을 더 구비하여 하부 전극들을 기판으로부터 전기적으로 분리시킨 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 4 |
4
제1항에 있어서, 상기 하부 게이트 절연막은 강유전체 물질로 구성되어, 하부 전극들에 인가된 전압에 따라 프로그램(program) 또는 이레이져(erase)가 가능하도록 한 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 5 |
5
제1항에 있어서, 상기 하부 게이트 절연막은 적어도 2 층 이상의 절연막들로 구성되되 인접한 층들은 서로 다른 에너지 밴드갭 또는 유전상수를 갖는 물질로 구성된 것을 특징으로 하며, 상기 하부 게이트 절연막을 구성하는 절연막들 중 적어도 한 층의 절연막은 전하를 저장할 수 있는 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 6 |
6
제1항에 있어서, 상기 하부 전극 어레이의 양 끝단에 배치된 하부 전극들의 사이의 거리는 상기 소스 및 드레인 전극 사이의 거리와 동일하고 하부 전극 어레이의 양 끝단에 배치된 하부 전극들의 마주보는 가장자리가 소스 및 드레인 전극의 가장자리와 서로 정렬되게 형성되거나, 상기 하부 전극 사이의 거리가 상기 소스 및 드레인 전극 사이 거리보다 짧게 형성되는 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 7 |
7
제1항에 있어서, 상기 하부 전극 어레이의 양 끝단에 배치된 하부 전극들의 사이의 거리는 상기 소스 및 드레인 전극 사이의 거리보다 넓게 형성되는 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 8 |
8
제1항에 있어서, 상기 재구성 가능한 전자 소자는 상기 채널층과 상부 게이트 절연막 사이에 이들의 계면 특성을 향상시키기 위한 버퍼층을 더 구비하는 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 9 |
9
제1항에 있어서, 상기 채널층의 표면은 화학적 또는 물리적 표면 처리된 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 10 |
10
제1항에 있어서, 상기 상부 게이트 전극의 양측의 단부들은 상기 소스 전극과 드레인 전극의 단부들과 정렬되도록 구성되거나, 상기 소스 전극과 드레인 전극의 일부와 겹치도록 구성된 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 11 |
11
제1항에 있어서, 상기 채널층은 1차원 나노 물질, 2차원 나노물질, 금속 산화물 박막, 게르마늄(Ge) 박막, SiGe 박막, 실리콘 박막, Ⅲ-Ⅴ족 화합물 반도체 박막, Ⅱ-Ⅵ 족 화합물 반도체 박막 중 하나로 구성된 것을 특징으로 하는 재구성 가능한 전자 소자
|
| 12 |
12
제1항 내지 제11항 중 어느 한 항에 따른 재구성 가능한 전자 소자의 동작 방법에 있어서, 하부 전극들에 전압을 인가하여 하부 게이트 절연막이 프로그램 또는 이레이져되도록 하는 것을 특징으로 하며, 상기 프로그램 또는 이레이져의 정도는 상기 하부 전극들에 인가된 전압의 크기 또는 시간에 의해 결정되도록 하는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작 방법
|
| 13 |
13
제12항에 있어서, 하부 전극들에 인가되는 전압을 조절하여, 소스 전극의 하부에 위치한 하부 게이트 절연막과 드레인 전극의 하부에 위치한 하부 게이트 절연막을 프로그램 또는 이레이져 정도를 달리 하거나, 소스 전극의 하부에 위치한 하부 게이트 절연막과 드레인 전극의 하부에 위치한 하부 게이트 절연막 중 하나는 프로그램하고 다른 하나는 이레이져하는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작 방법
|
| 14 |
14
제12항에 있어서, 상기 소스 전극 및 드레인 전극 하부에 위치한 두 개의 하부 전극에 같은 전압을 인가하여 프로그램 또는 이레이져를 수행하는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작방법
|
| 15 |
15
제12항에 있어서, 상기 하부 전극의 전압을 인가하여 프로그램 또는 이레이져를 수행함에 있어 상기 소스 전극과 드레인 전극에 같은 전압(0V 포함)이 인가되는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작방법
|
| 16 |
16
제12항에 있어서, 상기 하부 전극의 전압을 인가하여 프로그램 또는 이레이져를 수행함에 있어 상기 상부 게이트 전극에 전압을 인가하되 소스 전극과 드레인 전극 사이에 전류가 흐르지 않도록 하는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작방법
|
| 17 |
17
제12항에 있어서, 상기 하부 전극의 전압을 인가하여 프로그램 또는 이레이져를 수행함에 있어 상기 상부 게이트 전극에 전압을 인가하되 소스 전극과 드레인 전극 사이에 전류가 흐르도록 하는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작방법
|
| 18 |
18
제12항에 있어서, 상기 하부 전극에 전압을 인가하여 프로그램 또는 이레이져를 수행하기 전에 상부 게이트 전극에 특정 전압을 인가하거나 빛을 인가하는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작방법
|
| 19 |
19
제12항에 있어서, 소스 전극과 소스 전극의 아래에 위치한 하부 전극에 인가되는 전압을 조절하여 소스 전극 아래에 위치한 채널층에 정공을 유기하고, 드레인 전극과 드레인 전극의 아래에 위치한 하부 전극에 인가되는 전압을 조절하여 드레인 전극의 아래에 위치한 채널층에 전자를 유기하여, p-n 다이오드로 동작시키는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작방법
|
| 20 |
20
제12항에 있어서, 소스 전극 및 드레인 전극의 아래에 위치한 하부 전극들에 인가되는 전압을 조절하여 채널층에 전자층을 유기하여 n형 MOSFET으로 동작시키는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작방법
|
| 21 |
21
제12항에 있어서, 소스 전극 및 드레인 전극의 아래에 위치한 하부 전극들에 인가되는 전압을 조절하여 채널층에 정공층을 유기하여 p형 MOSFET으로 동작시키는 것을 특징으로 하는 재구성 가능한 전자 소자의 동작방법
|
