| 1 |
1
고밀도 3차원 아키텍처를 갖는 상변화 메모리에 있어서,제1 방향으로 연장 형성되는 적어도 하나 이상의 상변화층; 상기 제1 방향과 직교하는 제2 방향으로 연장 형성되어, 상기 적어도 하나 이상의 상변화층에 수직으로 접촉하는 OTS(Ovonic Threshold Switching)층; 상기 적어도 하나 이상의 상변화층에 각각 수평으로 증착된 적어도 하나 이상의 제1 전도층; 상기 적어도 하나 이상의 제1 전도층 및 상기 OTS층이 서로 접촉하지 않고 분리되도록 상기 적어도 하나 이상의 제1 전도층 중 상기 OTS층이 접촉하는 일부가 에칭된 공간에 충진되는 절연체; 및 상기 OTS층에 평행하게 접촉되어, 적어도 하나의 전극으로부터 상기 적어도 하나 이상의 제1 전도층 및 상기 적어도 하나 이상의 상변화층으로의 전류가 통과하는 제2 전도층을 포함하고, 상기 OTS층과 수직으로 접촉하는 적어도 하나 이상의 상변화층은 상기 적어도 하나 이상의 상변화층에 각각 수평으로 증착된 적어도 하나 이상의 제1 전도층의 두께보다 얇은 두께를 갖는 것을 특징으로 하며, 상기 상변화 메모리는 상기 OTS층과 수직으로 접촉하는 적어도 하나 이상의 상변화층에 각각 수평으로 증착된 적어도 하나 이상의 제1 전도층의 일부가 에칭되는 식각율(Etch ratio)에 따라 다치화 비트/셀 동작을 수행하는 것을 특징으로 하는 상변화 메모리
|
| 2 |
2
제1항에 있어서,상기 적어도 하나 이상의 상변화층은 상기 OTS층과 수직으로 접촉하는 부위에서 상변화가 이루어지는, 상변화 메모리
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 적어도 하나 이상의 상변화층은 상기 적어도 하나 이상의 제1 전도층의 두께보다 얇은 두께를 갖는, 상변화 메모리
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
제1항에 있어서,상기 OTS층 및 상기 제2 전도층 사이에 배치되는 히터층을 더 포함하는 상변화 메모리
|
| 9 |
9
제1항에 있어서,상기 적어도 하나 이상의 제1 전도층과 연결되는 적어도 하나 이상의 하부 전극; 및 상기 제2 전도층과 연결되는 상부 전극을 더 포함하는 상변화 메모리
|
| 10 |
10
제1항에 있어서,상기 적어도 하나 이상의 상변화층의 결정화 상태는 상기 제2 전도층으로 통과하는 전류 양의 차이에 따라 변화되는, 상변화 메모리
|
| 11 |
11
제1항에 있어서,상기 적어도 하나 이상의 상변화층은 개재되는 적어도 하나 이상의 절연층에 의해 상호 간에 분리되는, 상변화 메모리
|
| 12 |
12
고밀도 3차원 아키텍처를 갖는 상변화 메모리의 제조 방법에 있어서,제1 방향으로 연장 형성되는 적어도 하나 이상의 상변화층을 생성하는 단계; 상기 적어도 하나 이상의 상변화층에 각각 수평으로 적어도 하나 이상의 제1 전도층을 증착하는 단계; 상기 적어도 하나 이상의 상변화층에 상기 제1 방향과 직교하는 제2 방향으로 수직 홀(Hole)을 형성하는 단계; 상기 적어도 하나 이상의 제1 전도층의 일부를 에칭하는 단계; 상기 적어도 하나 이상의 제1 전도층 및 OTS층이 서로 접촉하지 않고 분리되도록 상기 적어도 하나 이상의 제1 전도층 중 OTS층이 접촉하는 일부가 에칭된 공간에 절연체를 충진하는 단계; 상기 적어도 하나 이상의 상변화층에 수직으로 접촉하도록 상기 수직 홀 내에 OTS(Ovonic Threshold Switching)층을 형성하는 단계; 및 상기 OTS층에 평행하게 접촉되어, 적어도 하나의 전극으로부터 상기 적어도 하나 이상의 제1 전도층 및 상기 적어도 하나 이상의 상변화층으로의 전류가 통과하는 제2 전도층을 형성하는 단계를 포함하고, 상기 적어도 하나 이상의 제1 전도층의 일부를 에칭하는 단계는 상기 상변화 메모리가 다치화 비트/셀 동작을 수행할 수 있도록 상기 OTS층과 수직으로 접촉하는 적어도 하나 이상의 상변화층에 각각 수평으로 증착된 적어도 하나 이상의 제1 전도층의 일부가 에칭되는 식각율(Etch ratio)을 조절하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리의 제조 방법
|
| 13 |
13
제12항에 있어서,상기 적어도 하나 이상의 상변화층은 상기 OTS층과 수직으로 접촉하는 부위에서 상변화가 이루어지는, 상변화 메모리의 제조 방법
|
| 14 |
14
삭제
|
| 15 |
15
제12항에 있어서,상기 적어도 하나 이상의 상변화층을 생성하는 단계는 상기 적어도 하나 이상의 상변화층의 두께를 상기 적어도 하나 이상의 제1 전도층의 두께보다 얇게 형성하는 단계를 포함하는 상변화 메모리의 제조 방법
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
제12항에 있어서,상기 OTS층 및 상기 제2 전도층 사이에 히터층을 배치하는 단계를 더 포함하는 상변화 메모리의 제조 방법
|
| 20 |
20
제12항에 있어서,상기 적어도 하나 이상의 제1 전도층과 연결되는 적어도 하나 이상의 하부 전극을 생성하는 단계; 및 상기 제2 전도층과 연결되는 상부 전극을 생성하는 단계를 더 포함하는 상변화 메모리의 제조 방법
|
| 21 |
21
제12항에 있어서,상기 적어도 하나 이상의 상변화층 사이에 적어도 하나 이상의 절연층을 형성하는 단계를 더 포함하는 상변화 메모리의 제조 방법
|
| 22 |
22
고밀도 3차원 아키텍처를 갖는 상변화 메모리에 있어서,제1 방향으로 연장 형성되는 적어도 하나 이상의 상변화층; 상기 제1 방향과 직교하는 제2 방향으로 연장 형성되어, 상기 적어도 하나 이상의 상변화층과 수직으로 직접 접촉하는 스위치층; 상기 적어도 하나 이상의 상변화층에 각각 수평으로 증착된 적어도 하나 이상의 제1 전도층; 상기 적어도 하나 이상의 제1 전도층 및 상기 스위치층이 서로 접촉하지 않고 분리되도록 상기 적어도 하나 이상의 제1 전도층 중 상기 스위치층이 접촉하는 일부가 에칭된 공간에 충진되는 절연체; 및 상기 스위치층에 평행하게 접촉되어, 적어도 하나의 전극으로부터 상기 적어도 하나 이상의 제1 전도층 및 상기 적어도 하나 이상의 상변화층으로의 전류가 통과하는 제2 전도층을 포함하고, 상기 상변화 메모리는 상기 스위치층과 수직으로 접촉하는 적어도 하나 이상의 상변화층에 각각 수평으로 증착된 적어도 하나 이상의 제1 전도층의 일부가 에칭되는 식각율(Etch ratio)에 따라 다치화 비트/셀 동작을 수행하는 것을 특징으로 하는 상변화 메모리
|
| 23 |
23
삭제
|
