| 1 |
1
OTS(Ovonic Threshold Switch)의 오작동을 방지하기 위한 상변화 메모리 소자에 있어서,복수의 비트라인들; 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들; 각각의 상변화층 및 OTS를 포함하도록 구성된 채 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들; 및 상기 복수의 비트라인들 중 선택된 비트라인 및 상기 복수의 소스라인들 중 선택된 소스라인을 제외한 비선택된 소스라인들의 교차점들 각각에 배치되는 하프 선택된 메모리 셀에 포함되는 OTS의 오작동(False Turn-on)을 방지하기 위해, 상기 복수의 메모리 셀들의 전체 저항 산포에 기초하여 상기 비선택된 소스라인들에 인가할 미드 전압(Mid bias)을 결정하는 매핑 동작을 수행하는 제어부를 포함하는 상변화 메모리 소자
|
| 2 |
2
제1항에 있어서,상기 제어부는, 상기 복수의 비트라인들 각각에 매핑 전압을 인가하고 복수의 소스라인들 각각에 그라운드 전압을 인가하여, 상기 매핑 전압 및 상기 그라운드 전압에 의한 상기 복수의 메모리 셀들에서 고 저항 상태의 메모리 셀 및 저 저항 상태의 메모리 셀의 비율에 따라 상기 복수의 메모리 셀들에 흐르는 전류의 세기를 감지하며, 상기 감지된 전류의 세기에 따라 상기 복수의 메모리 셀들의 전체 저항 산포를 추정하고, 추정된 전체 저항 산포에 기초하여 상기 미드 전압을 결정하는, 상변화 메모리 소자
|
| 3 |
3
제2항에 있어서,상기 제어부는, 상기 복수의 메모리 셀들을 블록 단위로 분할하여 블록 별 비선택된 소스라인들에 인가할 미드 전압을 결정하는, 상변화 메모리 소자
|
| 4 |
4
제1항에 있어서,상기 제어부는, 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는, 상기 복수의 메모리 셀들 각각의 저항 상태가 고 저항 상태인지 또는 저 저항 상태인지를 판단하는 기준인 센싱 기준값을 결정하는, 상변화 메모리 소자
|
| 5 |
5
복수의 비트라인들, 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들, 각각의 상변화층 및 OTS(Ovonic Threshold Switch)를 포함하도록 구성된 채 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들을 포함하는 상변화 메모리 소자의 매핑 동작 방법에 있어서, 상기 복수의 비트라인들 각각에 매핑 전압을 인가하고 복수의 소스라인들 각각에 그라운드 전압을 인가하는 단계; 상기 매핑 전압 및 상기 그라운드 전압에 의한 상기 복수의 메모리 셀들에서 고 저항 상태의 메모리 셀 및 저 저항 상태의 메모리 셀의 비율에 따라 상기 복수의 메모리 셀들에 흐르는 전류의 세기를 감지하는 단계; 및 상기 감지된 전류의 세기에 의한 상기 복수의 메모리 셀들의 전체 저항 산포에 기초하여 미드 전압(Mid bias)-상기 미드 전압은 상기 복수의 비트라인들 중 선택된 비트라인 및 상기 복수의 소스라인들 중 선택된 소스라인을 제외한 비선택된 소스라인들의 교차점들 각각에 배치되는 하프 선택된 메모리 셀에 포함되는 OTS의 오작동(False Turn-on)을 방지하기 위해, 상기 비선택된 소스라인들에 인가됨-을 결정하는 단계를 포함하는 상변화 메모리 소자의 매핑 동작 방법
|
| 6 |
6
제5항에 있어서,상기 복수의 메모리 셀들을 블록 단위로 분할하는 단계를 더 포함하고, 상기 미드 전압을 결정하는 단계는, 블록 별 비선택된 소스라인들에 인가할 미드 전압을 결정하는 단계인, 상변화 메모리 소자의 매핑 동작 방법
|
| 7 |
7
제5항에 있어서,상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는, 상기 복수의 메모리 셀들 각각의 저항 상태가 고 저항 상태인지 또는 저 저항 상태인지를 판단하는 기준인 센싱 기준값을 결정하는 단계를 더 포함하는 상변화 메모리 소자의 매핑 동작 방법
|
| 8 |
8
제5항에 있어서,상기 상변화 메모리 소자의 판독 동작이 수행되는 과정에서, 상기 결정된 미드 전압을 상기 비선택된 소스라인들에 인가하여 상기 하프 선택된 메모리 셀에 포함되는 OTS의 오작동을 방지하는 단계를 더 포함하는 상변화 메모리 소자의 매핑 동작 방법
|
| 9 |
9
복수의 비트라인들, 상기 복수의 비트라인들과 교차하도록 배치되는 복수의 소스라인들, 각각의 상변화층 및 OTS(Ovonic Threshold Switch)를 포함하도록 구성된 채 상기 복수의 비트라인들 및 상기 복수의 소스라인들의 교차점들에 각각 배치되는 복수의 메모리 셀들을 포함하는 상변화 메모리 소자에서 이용되는 제어부에 있어서, 상기 제어부는, 상기 복수의 비트라인들 중 선택된 비트라인 및 상기 복수의 소스라인들 중 선택된 소스라인을 제외한 비선택된 소스라인들의 교차점들 각각에 배치되는 하프 선택된 메모리 셀에 포함되는 OTS의 오작동(False Turn-on)을 방지하기 위해, 상기 복수의 메모리 셀들에서 고 저항 상태의 메모리 셀 및 저 저항 상태의 메모리 셀의 비율에 따라 상기 복수의 메모리 셀들에 흐르는 전류의 세기에 의한 상기 복수의 메모리 셀들의 전체 저항 산포에 기초하여 상기 비선택된 소스라인들에 인가할 미드 전압(Mid bias)을 결정하는 매핑 동작을 수행하는 것을 특징으로 하는, 제어부
|
| 10 |
10
제9항에 있어서,상기 제어부는, 상기 복수의 메모리 셀들에 대한 판독 동작이 수행되는 과정에서 이용되는, 상기 복수의 메모리 셀들 각각의 저항 상태가 고 저항 상태인지 또는 저 저항 상태인지를 판단하는 기준인 센싱 기준값을 결정하는, 제어부
|
