맞춤기술찾기
이전대상기술
3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법
- 기술번호 : KST2014058544
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 본 발명은 3차원 스타구조를 갖는 단위 빌딩 구조, 이를 이용한 3차원 낸드 플래시 어레이 및 그 동작방법에 관한 것으로, 각 비트 라인으로 각 층을 선택하게 하고, 각 층에서 수평방향으로 형성된 액티브 라인들은 각 스트링 선택 라인에 의하여 선택되도록 함으로써, 주변회로의 변경을 최소화하면서 동작속도 및 효율을 극대화시키며, 스트링선택트랜지스터의 게이트 길이를 충분히 길게 형성함으로써, 종래와 같이 어렵게 불순물 도핑층을 형성할 필요가 없게 되고, 각 액티브 라인 끝단에는 공통 바디로 연결되어 블록 이레이즈 동작도 가능하고, 비트 라인 결함 시에도 단위 빌딩 여유로 용이하게 대처할 수 있으며, 판 상의 셀 게이트들을 하나의 워드 라인 페이지 평면(page plane)으로 선택하고, 선택된 워드 라인 페이지 평면에서 스트링선택라인들을 하나 씩 순차적으로 선택하며 동작시킴으로써, 단위 빌딩 구조가 2 이상 확장되더라도, 빠른 속도로 동작시킬 수 있는 효과가 있다. |
|---|---|
| Int. CL | H01L 27/115 (2017.01.01) H01L 21/8247 (2006.01.01) G11C 16/06 (2006.01.01) |
| CPC | H01L 27/0688(2013.01) H01L 27/0688(2013.01) H01L 27/0688(2013.01) H01L 27/0688(2013.01) H01L 27/0688(2013.01) |
| 출원번호/일자 | 1020120019304 (2012.02.24) |
| 출원인 | 서울대학교산학협력단 |
| 등록번호/일자 | 10-1325492-0000 (2013.10.30) |
| 공개번호/일자 | 10-2013-0097562 (2013.09.03) 문서열기 |
| 공고번호/일자 | (20131107) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2012.02.24) |
| 심사청구항수 | 14 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 대한민국 | 서울특별시 관악구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 박병국 | 대한민국 | 서울 서초구 |
| 2 | 김윤 | 대한민국 | 서울 동작구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 권오준 | 대한민국 | 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 서울특별시 관악구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.02.24 | 수리 (Accepted) | 1-1-2012-0154244-52 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2012.11.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2012.12.20 | 수리 (Accepted) | 9-1-2012-0093986-00 |
| 4 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 5 | 의견제출통지서 Notification of reason for refusal |
2013.02.19 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0114122-45 |
| 6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2013.02.28 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2013-0182411-16 |
| 7 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2013.02.28 | 수리 (Accepted) | 1-1-2013-0182545-25 |
| 8 | 등록결정서 Decision to grant |
2013.07.29 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0523308-12 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 반도체 기판 상에 제 1 반도체층들로 x축 방향으로 소정의 길이를 가지고 y축 방향으로 일정 간격 이격되며 z축 방향으로 적층되어 형성된 복수 개의 액티브 라인들과, 상기 복수 개의 액티브 라인들 일측에 형성되어 상기 각 액티브 라인을 전기적으로 연결하는 컨택부와, 상기 컨택부에 이웃한 상기 복수 개의 액티브 라인들 상에 형성되어 상기 각 액티브 라인을 선택하는 스트링 선택부와, 상기 스트링 선택에 이웃한 상기 복수 개의 액티브 라인들 상에 셀 소자들을 형성하는 셀 형성부와, 상기 셀 형성부에 이웃한 상기 복수 개의 액티브 라인들 상에 형성되어 상기 각 액티브 라인에 공통 소스 전압을 인가하는 접지 선택부를 포함하여 구성된 3차원 스타구조를 갖는 낸드 플래시 어레이의 단위 구조에 있어서,상기 셀 형성부는 상기 스트링 선택부와 상기 접지 선택부 사이에서 상기 복수 개의 액티브 라인들 상에 전하저장층을 포함한 게이트 절연막 스택을 사이에 두고 상기 각 액티브 라인을 교차하며 x축 방향으로 일정 간격 이격되어 형성된 복수 개의 yz 평면을 갖는 판 상의 셀 게이트들을 포함하고,상기 스트링 선택부는 상기 컨택부와 상기 셀 형성부 사이에서 상기 각 액티브 라인 상에 게이트 절연막을 사이에 두고 형성된 복수 개의 스트링선택트랜지스터들과, 상기 복수 개의 스트링선택트랜지스터들 중 z축 방향으로 형성된 스트링선택트랜지스터들의 게이트들을 전기적으로 연결하기 위해 수직하게 형성된 복수 개의 스트링 선택 기둥들로 구성되고,상기 컨택부는 상기 복수 개의 스트링선택트랜지스터들 중 동일층에 위치한 각 스트링선택트랜지스터와 연결되도록 상기 각 액티브 라인의 일단에서 y축 방향으로 상기 제 1 반도체층들과 동일한 제 2 반도체층들이 적층되어 형성된 액티브 라인 연결부와, 상기 액티브 라인 연결부의 일단과 연결되며 상기 액티브 라인 연결부와 나란하게 y축 방향으로 상기 제 2 반도체층들과 동일한 제 3 반도체층들이 적층되어 형성되되 층이 낮아질수록 돌출되는 상기 제 3 반도체층의 y축 방향 길이가 길어지는 계단형상을 한 비트 라인 컨택부로 구성되고,상기 비트 라인 컨택부를 통하여 상기 제 3 반도체층들 각각에 전기적으로 연결되는 비트 라인들의 개수는 상기 스트링 선택 기둥들의 개수와 동일한 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 단위 빌딩 구조 |
| 2 |
2 제 1 항에 있어서,상기 비트 라인 컨택부의 y축 방향 최대 길이는 상기 각 셀 게이트의 y축 방향 길이와 같은 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 단위 빌딩 구조 |
| 3 |
3 제 1 항에 있어서,상기 액티브 라인 연결부와 상기 셀 형성부 사이의 상기 각 액티브 라인에는 불순물 도핑층 없이 상기 각 스트링선택트랜지스터의 게이트가 형성된 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 단위 빌딩 구조 |
| 4 |
4 제 2 항에 있어서,상기 복수 개의 스트링 선택 기둥은 각각 각 xz 평면으로 적층된 스트링선택트랜지스터들의 게이트들을 연결시키며 xy 평면상에서 지그재그로 교차 형성된 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 단위 빌딩 구조 |
| 5 |
5 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 접지 선택부는 상기 복수 개의 액티브 라인들 타단에 하나로 연결된 반도체 바디부와, 상기 반도체 바디부 및 상기 복수 개의 액티브 라인들 상에 게이트 절연막을 사이에 두고 형성된 yz 평면을 갖는 접지선택트랜지스터의 게이트와, 상기 접지선택트랜지스터의 게이트에 이웃한 상기 반도체 바디부에 형성된 하나 이상의 공통 소스용 불순물 도핑층을 포함하여 구성되되,상기 공통 소스용 불순물 도핑층이 형성되지 않은 상기 반도체 바디부는 상기 각 액티브 라인과 공통 바디로 연결된 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 단위 빌딩 구조 |
| 6 |
6 제 5 항에 있어서,상기 공통 소스용 불순물 도핑층은 상기 반도체 바디부에 xz 평면으로 적층된 상기 복수 개의 액티브 라인들 사이마다 y축 방향으로 일정 간격 이격되며 복수 개로 형성되고,상기 공통 바디는 상기 반도체 바디부에 상기 공통 소스용 불순물 도핑층이 형성되지 않는 부위로 남아 있고,상기 공통 소스용 불순물 도핑층 및 상기 공통 바디에는 하나의 공통 라인 컨택부와 연결되고,상기 공통 라인 컨택부에는 공통 소스 라인 및 바디 컨택 라인이 연결되는 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 단위 빌딩 구조 |
| 7 |
7 제 5 항에 의한 단위 빌딩 구조가 2개 이상 y축 방향으로 일정 간격 이격되며 배열되어 3차원 블록 어레이를 이루고,상기 각 단위 빌딩 구조의 상기 각 셀 게이트는 이웃 단위 빌딩 구조의 대응되는 셀 게이트와 y축 방향으로 형성된 워드 라인으로 전기적으로 연결되고,상기 각 단위 빌딩 구조의 상기 각 스트링 선택 기둥은 z축 방향으로 형성된 하나 이상의 컨택 플러그와 x축 방향으로 형성된 중간 배선을 통하여 이웃 단위 빌딩 구조의 대응되는 스트링 선택 기둥과 y축 방향으로 형성된 스트링선택라인에 전기적으로 연결되고,상기 각 단위 빌딩 구조의 상기 각 비트 라인은 상기 비트 라인 컨택부의 각 층 상에 형성된 z축 방향의 비트 라인 컨택 플러그를 통하여 x축 방향으로 형성된 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이 |
| 8 |
8 제 7 항에 있어서,상기 3차원 블록 어레이의 구조가 2개 이상 x축 방향으로 일정 간격 이격되며 배열되고,상기 각 단위 빌딩 구조의 상기 각 비트 라인은 x축 방향으로 배열된 이웃 단위 빌딩 구조의 대응되는 비트 라인 컨택부의 층과 전기적으로 연결되도록 한 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이 |
| 9 |
9 제 5 항에 의한 단위 빌딩 구조가 2개 이상 x축 방향으로 일정 간격 이격되며 배열되어 3차원 블록 어레이를 이루고,상기 각 단위 빌딩 구조의 상기 각 셀 게이트는 y축 방향으로 형성된 워드 라인으로 전기적으로 연결되고,상기 각 단위 빌딩 구조의 상기 각 스트링 선택 기둥은 z축 방향으로 형성된 컨택 플러그를 통하여 이웃 단위 빌딩 구조의 대응되는 스트링 선택 기둥과 x축 방향으로 형성된 스트링선택라인에 전기적으로 연결되고,상기 각 단위 빌딩 구조의 상기 각 비트 라인은 상기 비트 라인 컨택부의 각층 상에 형성된 z축 방향의 비트 라인 컨택 플러그를 통하여 이웃 단위 빌딩 구조의 대응되는 비트 라인 컨택부의 층과 전기적으로 연결되도록 x축 방향으로 형성된 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이 |
| 10 |
10 제 9 항에 있어서,상기 3차원 블록 어레이의 구조가 2개 이상 y축 방향으로 일정 간격 이격되며 배열되고,상기 각 단위 빌딩 구조의 상기 각 셀 게이트는 y축 방향으로 배열된 이웃 단위 빌딩 구조의 대응되는 셀 게이트와 전기적으로 연결되도록 한 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이 |
| 11 |
11 제 8 항에 의한 3차원 스타구조를 갖는 낸드 플래시 어레이를 동작하는 방법에 있어서,상기 복수 개의 단위 빌딩 구조들에서 동일 yz 평면을 갖는 판 상의 셀 게이트들을 하나의 워드 라인 페이지 평면(page plane)으로 선택하고, 선택된 워드 라인 페이지 평면에서 상기 스트링선택라인들을 하나 씩 순차적으로 선택하며 동작시킨 이후에 다음 워드 라인 페이지 평면으로 넘어가며 동작시키는 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 동작방법 |
| 12 |
12 제 11 항에 있어서,상기 페이지 평면(page plane)으로 선택된 워드 라인에는 프로그램 전압(Vpgm)이, 비선택 워드 라인들에는 패스 전압(Vpass)이 인가되고,상기 각 단위 빌딩 구조별로 상기 비트 라인들 중 선택된 비트라인에는 접지, 비선택 비트 라인들에는 일정 공급 전압(Vcc)이 인가되고,상기 스트링선택라인들 중 선택된 스트링선택라인에는 일정 공급 전압(Vcc)이, 비선택 스트링선택라인에는 접지되고,상기 단위 빌딩 구조들의 각 접지선택트랜지스터의 게이트에 전기적으로 연결된 접지선택라인에는 접지되고,상기 단위 빌딩 구조들의 각 공통 소스용 불순물 도핑층에 전기적으로 연결된 공통 소스 라인에는 접지되도록 하여, 프로그램(쓰기)하는 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 동작방법 |
| 13 |
13 제 11 항에 있어서,상기 페이지 평면(page plane)으로 선택된 워드 라인에는 접지, 비선택 워드 라인들에는 리드 전압(Vread)이 인가되고,상기 각 단위 빌딩 구조별로 상기 비트 라인들 중 선택된 비트라인에는 일정 공급 전압(Vcc)이, 비선택 비트 라인들에는 접지되고,상기 스트링선택라인들 중 선택된 스트링선택라인에는 리드 전압(Vread)이 인가되고, 비선택 스트링선택라인에는 접지되고,상기 단위 빌딩 구조들의 각 접지선택트랜지스터의 게이트에 전기적으로 연결된 접지선택라인에는 일정 공급 전압(Vcc)이 인가되고,상기 단위 빌딩 구조들의 각 공통 소스용 불순물 도핑층에 전기적으로 연결된 공통 소스 라인에는 접지되도록 하여, 리드(읽기)하는 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 동작방법 |
| 14 |
14 제 11 항에 있어서,상기 페이지 평면(page plane)으로 선택된 워드 라인에는 접지, 비선택 워드 라인들은 플로팅(floating)시키고,상기 단위 빌딩 구조들의 각 공통 바디에 전기적으로 연결된 바디 컨택 라인에는 지우기 전압(Vres)을 인가하고,나머지 상기 비트 라인들, 상기 스트링선택라인들 및 상기 단위 빌딩 구조들의 각 접지선택트랜지스터의 게이트에 전기적으로 연결된 접지선택라인은 플로팅(floating)시켜, 이레이즈(지우기)하는 것을 특징으로 하는 3차원 스타구조를 갖는 낸드 플래시 어레이의 동작방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 지식경제부 | 서울대학교 산학협력단 | 산업원천기술개발사업 | 차세대 memory용 3D 적층 신소자 및 핵심 소재 공정 기술 개발 |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1325492-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20120224 출원 번호 : 1020120019304 공고 연월일 : 20131107 공고 번호 : 특허결정(심결)연월일 : 20130729 청구범위의 항수 : 14 유별 : H01L 27/115 발명의 명칭 : 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 295,500 원 | 2013년 10월 30일 | 납입 |
| 제 4 년분 | 금 액 | 243,600 원 | 2016년 02월 17일 | 납입 |
| 제 5 년분 | 금 액 | 243,600 원 | 2017년 09월 25일 | 납입 |
| 제 6 년분 | 금 액 | 174,000 원 | 2018년 10월 02일 | 납입 |
| 제 7 년분 | 금 액 | 316,000 원 | 2019년 10월 01일 | 납입 |
| 제 8 년분 | 금 액 | 325,480 원 | 2020년 11월 18일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2012.02.24 | 수리 (Accepted) | 1-1-2012-0154244-52 |
| 2 | 선행기술조사의뢰서 | 2012.11.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2012.12.20 | 수리 (Accepted) | 9-1-2012-0093986-00 |
| 4 | 출원인정보변경(경정)신고서 | 2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 5 | 의견제출통지서 | 2013.02.19 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0114122-45 |
| 6 | [명세서등 보정]보정서 | 2013.02.28 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2013-0182411-16 |
| 7 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2013.02.28 | 수리 (Accepted) | 1-1-2013-0182545-25 |
| 8 | 등록결정서 | 2013.07.29 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0523308-12 |
| 9 | 출원인정보변경(경정)신고서 | 2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 10 | 출원인정보변경(경정)신고서 | 2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 11 | 출원인정보변경(경정)신고서 | 2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 12 | 출원인정보변경(경정)신고서 | 2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 13 | 출원인정보변경(경정)신고서 | 2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 기술번호 | KST2014058544 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 서울대학교 |
| 기술명 | 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법 |
| 기술개요 |
본 발명은 3차원 스타구조를 갖는 단위 빌딩 구조, 이를 이용한 3차원 낸드 플래시 어레이 및 그 동작방법에 관한 것으로, 각 비트 라인으로 각 층을 선택하게 하고, 각 층에서 수평방향으로 형성된 액티브 라인들은 각 스트링 선택 라인에 의하여 선택되도록 함으로써, 주변회로의 변경을 최소화하면서 동작속도 및 효율을 극대화시키며, 스트링선택트랜지스터의 게이트 길이를 충분히 길게 형성함으로써, 종래와 같이 어렵게 불순물 도핑층을 형성할 필요가 없게 되고, 각 액티브 라인 끝단에는 공통 바디로 연결되어 블록 이레이즈 동작도 가능하고, 비트 라인 결함 시에도 단위 빌딩 여유로 용이하게 대처할 수 있으며, 판 상의 셀 게이트들을 하나의 워드 라인 페이지 평면(page plane)으로 선택하고, 선택된 워드 라인 페이지 평면에서 스트링선택라인들을 하나 씩 순차적으로 선택하며 동작시킴으로써, 단위 빌딩 구조가 2 이상 확장되더라도, 빠른 속도로 동작시킬 수 있는 효과가 있다. |
| 개발상태 | 기술개발진행중 |
| 기술의 우수성 | |
| 응용분야 | |
| 시장규모 및 동향 | |
| 희망거래유형 | 라이센스 |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1415122071 |
|---|---|
| 세부과제번호 | 10035320 |
| 연구과제명 | 차세대 메모리용 3D 적층 신소자 및 핵심소재 공정기술 개발 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 서울대학교산학협력단 |
| 성과제출연도 | 2012 |
| 연구기간 | 201003~201502 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415122071 |
|---|---|
| 세부과제번호 | 10035320 |
| 연구과제명 | 차세대 메모리용 3D 적층 신소자 및 핵심소재 공정기술 개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 서울대학교산학협력단 |
| 성과제출연도 | 2012 |
| 연구기간 | 201003~201502 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020120146580] | 비대칭 2-단자 바이리스터 소자 | 새창보기 |
|---|---|---|
| [1020120041245] | 커패시터리스 디램 셀 및 그 제조방법 | 새창보기 |
| [1020120019349] | ＬＳＭ이 가능한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
| [1020120019304] | 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
| [1020100132161] | 블록 이레이즈 가능한 3차원 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
| [1020100071736] | 커패시터리스 디램 셀 및 그 제조방법 | 새창보기 |
중요키워드
| [KST2016009033][서울대학교] | 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF) | 새창보기 |
|---|---|---|
| [KST2015159288][서울대학교] | 상변화 메모리 셀 및 그의 제조 방법 | 새창보기 |
| [KST2015159625][서울대학교] | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
| [KST2015159989][서울대학교] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
| [KST2015159788][서울대학교] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
| [KST2017007743][서울대학교] | 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device) | 새창보기 |
| [KST2015137089][서울대학교] | 셀 스트링에서의 읽기 방법 | 새창보기 |
| [KST2015135007][서울대학교] | 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160753][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | 새창보기 |
| [KST2015159156][서울대학교] | 상변화 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015159958][서울대학교] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015159071][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
| [KST2015160926][서울대학교] | 플래시 메모리 장치 및 데이터 읽기 방법 | 새창보기 |
| [KST2015135300][서울대학교] | 칼코제나이드계 박막 증착방법 | 새창보기 |
| [KST2015160002][서울대학교] | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | 새창보기 |
| [KST2015136740][서울대학교] | 비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160451][서울대학교] | 수직채널 이중 게이트 구조를 갖는 메모리 셀 | 새창보기 |
| [KST2015159369][서울대학교] | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 | 새창보기 |
| [KST2015160721][서울대학교] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
| [KST2015160911][서울대학교] | 상변화 메모리 소자 및 그의 제조방법 | 새창보기 |
| [KST2015160069][서울대학교] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
| [KST2015142970][서울대학교] | 전자이주 효과를 이용한 메모리 셀 | 새창보기 |
| [KST2015136779][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
| [KST2015159048][서울대학교] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
| [KST2015159333][서울대학교] | 다중 비트 상변화 메모리 소자의 단위 셀 | 새창보기 |
| [KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015135482][서울대학교] | 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법 | 새창보기 |
| [KST2015135702][서울대학교] | 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ＳＳＬ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법 | 새창보기 |
| [KST2015160224][서울대학교] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|