맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

질화물 반도체 트랜지스터 및 그 제조방법

  • 기술번호 : KST2015162517
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 질화물 반도체 트랜지스터가 개시된다. 본 질화물 반도체 트랜지스터는 제1 질화물층, 제2 질화물층 및 제1 질화물층과 제2 질화물층 사이에 배치되는 채널구조를 포함하며, 채널 구조는, 채널 구조의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조이다.
Int. CL H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/78(2013.01) H01L 29/78(2013.01) H01L 29/78(2013.01) H01L 29/78(2013.01)
출원번호/일자 1020130125867 (2013.10.22)
출원인 경북대학교 산학협력단
등록번호/일자 10-1515024-0000 (2015.04.20)
공개번호/일자
공고번호/일자 (20150504) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.10.22)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이정희 대한민국 대구광역시 수성구
2 김륜휘 대한민국 울산광역시 북구
3 조영우 대한민국 대구광역시 서구
4 김동석 대한민국 대구광역시 동구
5 원철호 대한민국 대구광역시 달서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이현수 대한민국 서울특별시 마포구 백범로 ***(신공덕동) 메트로디오빌빌딩 ****호(이현수상표특허법률사무소)
2 정홍식 대한민국 서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)
3 김태헌 대한민국 서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2013.10.22 수리 (Accepted) 1-1-2013-0952995-52
2 선행기술조사의뢰서
Request for Prior Art Search		 2014.06.03 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2014.07.10 수리 (Accepted) 9-1-2014-0059279-10
4 의견제출통지서
Notification of reason for refusal		 2014.08.25 발송처리완료 (Completion of Transmission) 9-5-2014-0575970-15
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.10.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-1011540-01
6 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2014.10.22 수리 (Accepted) 1-1-2014-1008704-10
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.10.22 수리 (Accepted) 1-1-2014-1011539-54
8 등록결정서
Decision to grant		 2015.03.13 발송처리완료 (Completion of Transmission) 9-5-2015-0172845-54
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.03.26 수리 (Accepted) 4-1-2018-5051994-32
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.23 수리 (Accepted) 4-1-2020-5136893-04
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
질화물 반도체 트랜지스터에 있어서,제1 질화물층;상기 제1 질화물층의 옆면을 둘러싸며 배치된 채널구조;상기 채널구조의 옆면을 둘러싸며 배치된 제2 질화물층;제1 전극;상기 제1 전극 및 상기 제2 질화물층 사이에 배치된 복수의 기둥 구조;상기 복수의 기둥 구조의 측면에 배치된 게이트 전극;및상기 제1 질화물층 상부에 배치된 제2 전극;을 포함하며,상기 채널 구조는,상기 채널 구조의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조인 질화물 반도체 트랜지스터
2 2
제1항에 있어서,상기 게이트 전극과 상기 복수의 기둥 구조를 절연시키기 위해 상기 게이트 전극과 상기 복수의 기둥 구조 사이에 배치된 게이트 절연층;을 더 포함하는 것을 특징으로 하는, 질화물 반도체 트랜지스터
3 3
제1항에 있어서,상기 복수 개의 미도핑된 질화물층은, 미도핑된 질화갈륨층이며,상기 복수 개의 도핑된 저항성 질화물층은, 카본 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터
4 4
제1항에 있어서,상기 제1 질화물층, 상기 제2 질화물층 및 상기 채널구조 하부에 배치된 기판; 및상기 기판과 상기 채널구조 사이에 배치된 고저항성 버퍼구조;를 더 포함하며, 상기 고저항성 버퍼구조는,상기 기판 상부에 배치된 버퍼층; 및상기 버퍼층 상부에 배치된, 적어도 하나 이상의 미도핑된 질화물층과 적어도 하나 이상의 도핑된 저항성 질화물층이 교번적으로 적층된 구조;를 포함하는 것을 특징으로 하는, 질화물 반도체 트랜지스터
5 5
제4항에 있어서,상기 적어도 하나 이상의 미도핑된 질화물층은 미도핑된 질화갈륨층이며,상기 적어도 하나 이상의 도핑된 저항성 질화물층은 카본 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터
6 6
제3항 또는 제4항에 있어서,상기 제1 질화물층 및 상기 제2 질화물층은,고농도 n형 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터
7 7
질화물 반도체 트랜지스터 제조방법에 있어서,복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 채널구조를 형성하는 단계; 및상기 채널구조를 사이에 두고 제1 질화물층 및 제2 질화물층을 형성하는 단계;상기 제2 질화물층 상에 복수의 기둥 구조를 형성하는 단계; 상기 복수의 기둥 구조 상에 제1 전극을 형성하는 단계; 및상기 복수의 기둥 구조의 측면에 게이트 전극을 형성하는 단계;를 포함하며,상기 채널구조는,상기 채널구조의 하부 면에서부터 복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층이 교번적으로 적층된 구조인 질화물 반도체 트랜지스터 제조방법
8 8
제7항에 있어서,상기 게이트 전극과 상기 복수의 기둥 구조를 절연시키기 위해 상기 게이트 전극과 상기 복수의 기둥 구조 사이에 게이트 절연층을 형성하는 단계; 및상기 제1 질화물층 상부에 제2 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는, 질화물 반도체 트랜지스터 제조방법
9 9
제7항에 있어서,상기 채널구조를 형성하는 단계는,복수 개의 미도핑된 질화물층과 복수 개의 도핑된 저항성 질화물층을 교번적으로 적층하는 단계; 및교번적으로 적층된 구조의 기설정된 영역을 식각하는 단계;를 포함하는 것을 특징으로 하는, 질화물 반도체 트랜지스터 제조방법
10 10
제7항에 있어서,기판 상부에 고저항성 버퍼구조를 형성하는 단계;를 더 포함하며,상기 채널 구조는 상기 고저항성 버퍼구조의 상부에 형성되고, 상기 고저항성 버퍼구조는,상기 기판 상부에 배치된 버퍼층; 및상기 버퍼층 상부에 배치된, 적어도 하나 이상의 미도핑된 질화물층과 적어도 하나 이상의 도핑된 저항성 질화물층이 교번적으로 적층된 구조;를 포함하는 것을 특징으로 하는 질화물 반도체 트랜지스터 제조방법
11 11
제9항에 있어서,상기 교번적으로 적층된 구조의 기설정된 영역을 식각하는 단계는,상기 교번적으로 적층된 구조의 높이보다 낮은 높이까지 식각하는 단계인 것을 특징으로 하는 질화물 반도체 트랜지스터 제조방법
12 12
제7항 또는 10항에 있어서,상기 복수 개의 미도핑된 질화물층은, 미도핑된 질화갈륨층이며,상기 복수 개의 도핑된 저항성 질화물층은, 카본 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터 제조방법
13 13
제7항에 있어서,상기 제1 질화물층 및 상기 제2 질화물층은,고농도 n형 도핑된 질화갈륨층인 것을 특징으로 하는, 질화물 반도체 트랜지스터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.