맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체소자 및 그 제조방법

  • 기술번호 : KST2015162710
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 반도체 소자가 개시된다. 본 발명에 의한 반도체 소자는 기판 상에 기설정된 크기를 갖는 버퍼층, 버퍼층 상에 배치되는 도전층, 버퍼층과 도전층 사이에 배치되는 공동부, 공동부를 통과하며 도전층을 수직방향으로 둘러쌓는 형태를 갖는 게이트 절연층 및 버퍼층과 이격된 형태로 게이트 절연층 상에 형성된 게이트 전극을 포함한다.
Int. CL H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/4232(2013.01) H01L 29/4232(2013.01) H01L 29/4232(2013.01) H01L 29/4232(2013.01)
출원번호/일자 1020130084261 (2013.07.17)
출원인 경북대학교 산학협력단
등록번호/일자 10-1513123-0000 (2015.04.13)
공개번호/일자 10-2015-0009839 (2015.01.27) 문서열기
공고번호/일자 (20150422) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.07.17)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이정희 대한민국 대구광역시 수성구
2 강희성 대한민국 대구광역시 북구
3 임기식 대한민국 대구광역시 북구
4 원철호 대한민국 대구광역시 달서구
5 김동석 대한민국 대구광역시 동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이현수 대한민국 서울특별시 마포구 백범로 ***(신공덕동) 메트로디오빌빌딩 ****호(이현수상표특허법률사무소)
2 정홍식 대한민국 서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)
3 김태헌 대한민국 서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2013.07.17 수리 (Accepted) 1-1-2013-0644865-34
2 선행기술조사의뢰서
Request for Prior Art Search		 2014.04.08 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2014.05.13 수리 (Accepted) 9-1-2014-0038888-79
4 의견제출통지서
Notification of reason for refusal		 2014.06.25 발송처리완료 (Completion of Transmission) 9-5-2014-0435473-85
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.08.07 수리 (Accepted) 1-1-2014-0749258-59
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.08.07 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0749259-05
7 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2014.10.22 수리 (Accepted) 1-1-2014-1008735-25
8 등록결정서
Decision to grant		 2015.01.12 발송처리완료 (Completion of Transmission) 9-5-2015-0020458-12
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.03.26 수리 (Accepted) 4-1-2018-5051994-32
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.23 수리 (Accepted) 4-1-2020-5136893-04
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
삭제
5 5
반도체 소자의 제조 방법에 있어서, 기판 상에 기설정된 크기를 갖는 버퍼층을 형성하는 단계;상기 버퍼층 상에 공동부를 갖는 도전층을 형성하는 단계;상기 공동부를 통과하며 상기 도전층을 수직방향으로 둘러쌓는 형태로 게이트 절연층을 형성하는 단계; 및 상기 게이트 절연층 상에 게이트 전극을 상기 버퍼층과 이격된 형태로 형성하는 단계;를 포함하며,상기 도전층을 형성하는 단계는, 상기 버퍼층의 상부 영역은 제1 영역, 제2 영역 및 제3 영역으로 구분되고, 상기 제1 영역 상에는 산화막을 형성하지 않고, 상기 제2 영역 상에는 기설정된 제1 두께를 갖는 제1 산화막을 형성하고, 상기 제3 영역 상에는 상기 제1 두께보다 두꺼운 제2 두께로 제2 산화막을 형성하는 단계;상기 제1 산화막 및 상기 제2 산화막이 형성된 버퍼층 상에 도전층을 형성하는 단계; 및상기 제1 산화막 및 제2 산화막을 제거하는 단계;를 포함하며,상기 제1 영역은 상기 버퍼층 상부 영역의 양 측에 일정 거리로 서로 이격된 영역이며, 상기 제2 영역은 상기 제1 영역과 안쪽으로 접하는 영역이고, 상기 제3 영역은 상기 제1 영역과 바깥으로 접하는 일정 거리로 서로 이격된 영역인 것을 특징으로 하는 반도체 소자의 제조 방법
6 6
제5항에 있어서, 상기 공동부는, 상기 버퍼층 및 상기 도전층 사이에 배치되는 것을 특징으로 하는 반도체 소자의 제조 방법
7 7
삭제
8 8
제5항에 있어서, 상기 제1 산화막 및 제2 산화막을 형성하는 단계는, 상기 버퍼층에 상기 제2 두께를 갖는 제2산화막을 형성하는 단계;상기 제1 영역 상의 산화막이 제거되도록 하고, 상기 제2 영역 상의 산화막이 상기 제1 두께를 갖도록 상기 형성된 제2 산화막을 부분 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
9 9
제5항에 있어서, 상기 제1 산화막 및 제2 산화막을 형성하는 단계는, 상기 버퍼층의 제2 영역 상에 상기 제1 두께를 갖는 제1 산화막을 형성하는 단계; 및상기 버퍼층의 제3 영역 상에 상기 제2 두께를 갖는 제2 산화막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
10 10
제5항에 있어서, 상기 도전층을 형성하는 단계는, ELOG(Epitaxial Lateral Over Growth)방식을 통하여 도전층을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법
11 11
제9항에 있어서, 상기 제1 영역은 상기 제2 영역의 양측에 배치되며, 상기 도전층을 형성하는 단계는, 상기 제2 영역의 양측 각각의 제1 영역 상에 질화갈륨계 물질을 성장시키고, 상기 질화갈륨계 물질은 상기 제1 산화막 상에서 머징되는 것을 특징으로 하는 반도체 소자의 제조 방법
12 12
제5항에 있어서, 상기 도전층에 상에 소스 및 드레인을 각각 형성하는 단계;를 더 포함하는 반도체 소자의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.