1 |
1
반도체 소자에 있어서, 기판;상기 기판 상에 기설정된 크기를 갖는 버퍼층;상기 버퍼층 상부에 배치되는 질화물층;상기 버퍼층 및 상기 질화물층 사이에 배치되는 공동부;'하부에 상기 공동부가 배치되는 질화물층'의 제1 영역 상에 배치되는 게이트 전극; 및상기 질화물층 상부의 제2 영역 및 제3 영역 각각에 배치되는 소스 전극 및 드레인 전극;을 포함하는 반도체 소자
|
2 |
2
제 1 항에 있어서,상기 버퍼층은 GaN으로 구성되는 것을 특징으로 하는 반도체 소자
|
3 |
3
제 1 항에 있어서,상기 질화물층은 AlGaN, InAlN 또는 AlN 중에서 선택되는 AlN계 질화물로 구성되는 것을 특징으로 하는 반도체 소자
|
4 |
4
제1항에 있어서, 상기 버퍼층과 상기 질화물층이 접하는 영역에만 2DEG이 형성되는 것을 특징으로 하는 반도체 소자
|
5 |
5
반도체 소자 제조방법에 있어서, 기판 상에 기설정된 크기를 갖는 버퍼층을 형성하는 단계;상기 버퍼층 상에 공동부를 갖는 질화물층을 형성하는 단계;'하부에 상기 공동부가 배치되는 질화물층'의 제1 영역 상에 배치되는 게이트 전극을 형성하는 단계; 및상기 질화물층 상부의 제2 영역 및 제3 영역 각각에 배치되는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 제조 방법
|
6 |
6
제5항에 있어서, 상기 공동부는, 상기 버퍼층 및 상기 질화물층 사이에 배치되는 것을 특징으로 하는 제조 방법
|
7 |
7
제5항에 있어서, 상기 질화물층을 형성하는 단계는, 상기 버퍼층의 상부 영역은 제1 영역, 제2 영역 및 제3 영역으로 구분되고, 상기 제1 영역 상에는 산화막을 형성하지 않고, 상기 제2 영역 상에는 기설정된 제1 두께를 갖는 제1 산화막을 형성하고, 상기 제3 영역 상에는 상기 제1 두께보다 두꺼운 제2 두께로 제2 산화막을 형성하는 단계;상기 제1 산화막 및 상기 제2 산화막이 형성된 버퍼층 상에 질화물층을 형성하는 단계; 및상기 제1 산화막 및 제2 산화막을 제거하는 단계;를 포함하는 것을 특징으로 하는 제조 방법
|
8 |
8
제7항에 있어서, 상기 제1 산화막 및 제2 산화막을 형성하는 단계는, 상기 버퍼층에 상기 제2 두께를 갖는 제2산화막을 형성하는 단계;상기 제1 영역 상의 산화막이 제거되도록 하고, 상기 제2 영역 상의 산화막이 상기 제1 두께를 갖도록 상기 형성된 제2 산화막을 부분 식각하는 단계;를 포함하는 것을 특징으로 하는 제조 방법
|
9 |
9
제7항에 있어서, 상기 제1 산화막 및 제2 산화막을 형성하는 단계는, 상기 버퍼층의 제2 영역 상에 상기 제1 두께를 갖는 제1 산화막을 형성하는 단계; 및상기 버퍼층의 제3 영역 상에 상기 제2 두께를 갖는 제2 산화막을 형성하는 단게;를 포함하는 것을 특징으로 하는 제조 방법
|
10 |
10
제5항에 있어서, 상기 질화물층을 형성하는 단계는, ELOG(Epitaxial Lateral Over Growth)방식을 통하여 질화물층을 형성하는 것을 특징으로 하는 제조 방법
|
11 |
11
제7항에 있어서, 상기 제1 영역은 상기 제2 영역의 양측에 배치되며, 상기 질화물층을 형성하는 단계는, 상기 제2 영역의 양측 각각의 제1 영역 상에 질화갈륨계 물질을 성장시키고, 상기 질화갈륨계 물질은 상기 제1 산화막 상에서 머징되는 것을 특징으로 하는 제조 방법
|