| 1 |
1
표면으로부터 일정 깊이까지 식각하여 형성된 함몰 영역을 갖는 반도체 기판;
상기 함몰영역의 바닥 표면의 하부에 상기 함몰영역과 나란하게 형성되는 공통소스;
상기 함몰영역의 수직 측벽 및 바닥 표면에 형성된 게이트 스택(stack);
상기 게이트 스택의 내부 표면에 형성된 제어전극;
상기 함몰영역의 폭의 방향을 따라 트렌치를 형성하고 상기 트렌치에 절연막을 채워 형성되어, 상기 함몰영역의 길이 방향을 따라 존재하는 인접 셀 소자와 전기적 절연시키는 소자격리영역; 및
상기 게이트 스택의 양 측면에 있는 반도체 기판의 표면에 형성된 드레인;
을 구비하는 플래시 메모리 소자
|
| 2 |
2
제1항에 있어서, 상기 플래시 메모리 소자는 상기 게이트 스택으로부터 일정 거리 이격된 위치에 형성되는 제2 격리영역을 더 구비하고, 상기 제2 격리 영역은 상기 함몰 영역의 길이 방향을 따라 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 3 |
3
제1항에 있어서, 상기 플래시 메모리 소자는 상기 게이트 스택 및 공통소스의 좌우측면으로부터 일정 거리 이격된 위치의 반도체 기판에 형성되는 제3 격리영역을 더 구비하며, 상기 제3 격리영역은 절연물질로 이루어지는 것을 특징으로 하는 플래시 메모리 소자
|
| 4 |
4
제3항에 있어서, 상기 플래시 메모리 소자는 상기 제3 격리 영역의 상부에 제1 반도체 영역을 더 구비하고, 상기 제1 반도체 영역은 드레인과 같은 불순물 유형으로 도핑된 제1 반도체 물질로 형성되어 상기 제1 반도체 영역의 양 측에 배치되는 드레인의 일부 영역 또는 전부가 서로 연결되도록 하는 것을 특징으로 하는 플래시 메모리 소자
|
| 5 |
5
표면으로부터 일정 깊이까지 식각되어 형성된 함몰 영역을 갖는 반도체 기판;
상기 함몰영역의 바닥의 하부에 있는 반도체 기판에 형성되며, 인접 셀 소자들과는 전기적으로 분리되는 플로팅 영역;
상기 함몰영역의 수직 측벽 및 바닥 표면에 형성된 게이트 스택(stack);
상기 게이트 스택의 내부 표면에 형성된 제어전극;
상기 게이트 스택의 양 측면에 있는 반도체 기판의 표면에 각각 형성된 드레인 및 소스;
상기 함몰영역의 수직 방향을 따라 형성된 트렌치를 절연막으로 채워 형성되어, 상기 함몰 영역의 길이 방향을 따라 존재하는 인접 셀 소자들과 전기적 절연시키는 소자격리영역;
상기 플로팅 영역, 게이트 스택, 드레인 및 드레인 하부의 반도체기판으로부터 일정 거리 이격되어 형성되어, 상기 함몰 영역의 폭 방향을 따라 존재하는 인접 셀 소자들과 전기적 절연시키는 제2 격리영역;
을 구비하는 것을 특징으로 하는 플래시 메모리 소자
|
| 6 |
6
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 게이트 스택은 터널링 절연막, 전하저장노드, 블록킹 절연막으로 구성되며, 상기 터널링 절연막은 상기 반도체 표면에 형성된 드레인과 접촉하는 영역에만 상대적으로 더 얇게 형성하는 것을 특징으로 하는 플래시 메모리 소자
|
| 7 |
7
제1항, 내지 제5항 중 어느 한 항에 있어서, 상기 함몰영역의 바닥의 모서리는 각이 지거나 둥글게 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 8 |
8
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 게이트 스택(stack)은 터널링절연막, 전하저장노드, 블록킹 절연막으로 구성된 것을 특징으로 하는 플래시 메모리 소자
|
| 9 |
9
제8항에 있어서, 상기 터널링 절연막은 한 층 또는 다층의 절연막으로 형성될 수 있으며, 다층으로 형성되는 경우 서로 인접한 층은 서로 다른 밴드갭을 갖는 물질로 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 10 |
10
제8항에 있어서, 상기 터널링 절연막은 상기 함몰 영역의 측면보다 함몰된 바닥면에서 더 두껍게 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 11 |
11
제8항에 있어서, 상기 전하저장노드는 반도체 질화막, 금속산화물, 도전성물질 중 하나로 구성될 수 있으며, 한 층 또는 다층으로 구성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 12 |
12
제8항에 있어서, 상기 전하저장노드는 다수의 나노 크기의 도트(dot)으로 형성될 수 있으며, 상기 나노 크기의 도트는 반도체, 다양한 일함수를 갖는 금속, 다양한 일함수를 갖는 실리사이드 물질들 중 하나로 이루어지는 것을 특징으로 하는 플래시 메모리 소자
|
| 13 |
13
제8항에 있어서, 상기 전하저장노드는 함몰 영역의 측면에 스페이서 형태로 형성되되, 함몰 영역 내에 국소적으로 형성되거나 상기 게이트 스택 형태로 함몰영역 내부 및 반도체 표면 위로 돌출되게 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 14 |
14
제8항에 있어서, 상기 전하저장노드는 함몰 영역의 양쪽 측벽 및 바닥 전체에 형성되되 함몰영역 내에서 국소적으로 형성되거나 상기 게이트 스택 형태로 함몰영역 내부 및 반도체 표면 위로 돌출되게 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 15 |
15
제8항에 있어서, 상기 블록킹 절연막은 한 층 또는 다층의 절연막으로 구성되되, 다층의 절연막으로 구성되는 경우 서로 인접한 층은 서로 다른 밴드갭을 갖는 물질로 형성하는 것을 특징으로 하는 플래시 메모리 소자
|
| 16 |
16
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제어전극은 다른 일함수를 가진 반도체, 금속, 실리사이드, 금속질화물 중 하나로 구성되되 한 층 또는 다층으로 구성될 수 있으며, 다층으로 형성되는 경우 인접한 층은 서로 다른 일함수를 갖는 물질로 이루어지는 것을 특징으로 한 플래시 메모리 소자
|
| 17 |
17
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 소자격리영역의 깊이는 함몰영역보다 더 깊게 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 18 |
18
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 게이트 스택 및 상기 제어 전극은 상기 함몰영역의 표면 및 상기 함몰 영역의 측면의 일부에 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 19 |
19
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 소자격리영역들 사이의 담장형태로 형성되는 반도체 기판의 표면에서의 폭은 함몰 영역의 바닥에서의 폭과 같거나 함몰 영역의 바닥에서의 폭보다 더 좁게 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 20 |
20
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 드레인 및 상기 공통소스가 채널과 인접하는 채널영역에 국소적으로 채널의 도우핑 농도가 높게 형성되는 것을 특징으로 하는 플래시 메모리 소자
|
| 21 |
21
(a) 반도체 기판의 표면에 드레인을 형성하는 단계;
(b) 상기 드레인 및 반도체 기판을 식각하여 함몰영역을 형성하는 단계;
(c) 상기 함몰영역 바닥 아래에 공통소스를 형성하는 단계;
(d) 상기 함몰 영역의 내부 표면에 터널링 절연막, 전하저장노드, 블록킹 절연막을 순차적으로 형성하여 게이트 스택을 완성하는 단계;
(e) 상기 게이트 스택의 내부 표면에 제어전극을 형성하는 단계;
(f) 상기 함몰영역의 폭 방향을 따라 상기 게이트 스택의 일부, 상기 제어전극의 일부 및 반도체 기판의 일부를 식각하고 상기 식각된 영역에 절연막을 채워 소자 격리영역을 형성하는 단계;
(g) 상기 결과물 위에 층간 절연막, 콘택(contact) 및 금속층을 순차적으로 형성하는 단계;
를 포함하는 플래시 메모리 소자 제조방법
|
| 22 |
22
(a) 반도체 기판의 일부 영역을 식각하고 절연막을 채워 소자격리영역을 형성하는 단계;
(b) 함몰영역을 위한 패터닝을 수행하고 드러난 반도체 기판을 식각하여 함몰영역을 형성하는 단계;
(c) 상기 함몰영역 바닥 아래에 공통소스를 형성하는 단계;
(d) 상기 함몰 영역의 내부 표면에 터널링 절연막, 전하저장노드, 블록킹 절연막을 순차적으로 형성하여 게이트 스택을 완성하는 단계;
(e) 상기 게이트 스택의 내부표면에 제어전극을 형성하는 단계;
(f) 반도체 기판의 표면에 드레인을 형성하는 단계;
(g) 상기 결과물 위에 층간 절연막, 콘택(contact) 및 금속층을 순차적으로 형성하는 단계;
를 포함하는 플래시 메모리 소자 제조방법
|
| 23 |
23
제21항에 있어서, 상기 (a) 단계는 상기 드레인을 형성한 후, 상기 드레인 영역 아래에 채널 도핑하여 국소적으로 채널 도우핑 농도를 높이는 단계를 더 구비하는 것을 특징으로 포함하는 플래시 메모리 소자 제조방법
|
| 24 |
24
제21항 및 제22항 중 어느 한 항에 있어서, 상기 함몰영역 형성 단계 후 공통소스 형성 전이나 후에 국소 채널 이온주입을 수행하거나 어닐링을 추가로 수행하여, 상기 공통소스와 인접한 채널 영역의 도핑 농도를 증가시키는 것을 특징으로 포함하는 플래시 메모리 소자 제조방법
|
| 25 |
25
제21항에 있어서, 상기 소자격리영역을 형성하는 단계는, 소자격리영역의 정의를 위한 패터닝을 수행하고, 함몰영역에 채워진 제어전극을 제거하고 동시에 드러난 반도체 기판을 식각하되 함몰영역 깊이보다 더 식각하여 절연막을 채우는 것을 특징으로 포함하는 플래시 메모리 소자 제조 방법
|
| 26 |
26
제21항 및 제22항 중 어느 한 항에 있어서, 상기 소자격리영역을 형성하는 단계는 식각공정을 수행하고 드러난 반도체 기판의 표면에 얇은 열산화막을 성장하고 절연막을 채우는 것을 특징으로 포함하는 플래시 메모리 소자 제조방법
|
| 27 |
27
제21항 및 제22항 중 어느 한 항에 있어서, 상기 제조방법은 함몰영역 사이의 중앙부에 트랜치를 형성하고 절연막을 형성하여 인접한 공통소스간의 전기적 절연시키는 단계를 더 구비하는 것을 특징으로 포함하는 플래시 메모리 제조방법
|
