요약 | 본 발명은 평탄 채널 플래시 메모리 셀 스트링 , 셀 소자 및 스위칭 소자에 관한 것이다. 상기 플래시 메모리 셀 스트링은 다수 개의 셀 소자 및 상기 셀 소자의 끝단에 연결되는 스위칭 소자를 구비한다. 상기 셀 소자는 반도체 기판, 반도체 기판에 순차적으로 적층되는 투과 절연막, 전하 저장 노드, 컨트롤 절연막 및 제어 전극을 구비한다. 상기 전하저장노드는 도전성 물질로 이루어지며 "I"형 또는 "T"형의 구조로 형성된다. 전술한 구조를 갖는 전하저장노드는 상기 제어전극과의 커플링 비를 증가시키고 셀 사이의 cross-talk을 줄이게 된다. 본 발명에 의하여 NAND 플래시 메모리의 셀 소자의 축소화 특성과 성능을 개선하고, 필요시 제어 전극 및 전하 저장 노드로부터의 fringing 전계를 통해 채널의 반전층을 유기해서 셀과 셀 사이 또는 셀 string이 전기적으로 연결되도록 한다. NAND 플래시, 소스/드레인, non-overlap, 메모리, 고집적, fringing 전계, 나노소자, I 형, T 형, 전하저장노드 |
---|---|
Int. CL | H01L 27/115 (2011.01) |
CPC | H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) |
출원번호/일자 | 1020080011345 (2008.02.04) |
출원인 | 경북대학교 산학협력단 |
등록번호/일자 | 10-0941619-0000 (2010.02.03) |
공개번호/일자 | 10-2009-0085446 (2009.08.07) 문서열기 |
공고번호/일자 | (20100211) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2008.02.04) |
심사청구항수 | 24 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 경북대학교 산학협력단 | 대한민국 | 대구광역시 북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이종호 | 대한민국 | 대구 수성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이지연 | 대한민국 | 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서울대학교산학협력단 | 서울특별시 관악구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2008.02.04 | 수리 (Accepted) | 1-1-2008-0091906-30 |
2 | 보정요구서 Request for Amendment |
2008.02.15 | 발송처리완료 (Completion of Transmission) | 1-5-2008-0022893-11 |
3 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2008.02.20 | 수리 (Accepted) | 1-1-2008-0124897-70 |
4 | 선행기술조사의뢰서 Request for Prior Art Search |
2009.06.15 | 수리 (Accepted) | 9-1-9999-9999999-89 |
5 | 선행기술조사보고서 Report of Prior Art Search |
2009.07.10 | 수리 (Accepted) | 9-1-2009-0039723-61 |
6 | 의견제출통지서 Notification of reason for refusal |
2009.08.20 | 발송처리완료 (Completion of Transmission) | 9-5-2009-0346934-04 |
7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2009.10.01 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2009-0606873-92 |
8 | 등록결정서 Decision to grant |
2010.01.29 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0042294-53 |
9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2018.03.26 | 수리 (Accepted) | 4-1-2018-5051994-32 |
10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.23 | 수리 (Accepted) | 4-1-2020-5136893-04 |
번호 | 청구항 |
---|---|
1 |
1 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 적어도 하나 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극;을 구비하며, 상기 셀 소자는 소스/드레인을 포함하지 아니하며, 상기 전하 저장 노드는 다수 개의 층으로 이루어지며 상기 전하 저장 노드에서 인접한 층의 면적 또는 체적은 서로 상이하며, 상기 스위칭 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막위에 형성된 제어 전극; 및 소스/드레인;을 구비하며, 상기 스위칭 소자의 소스/드레인은 셀 소자와 연결되는 쪽에는 형성되지 아니하고 셀 소자와 연결되지 않는 쪽에만 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
2 |
2 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 적어도 하나 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막위에 순차적으로 형성된 전하 저장 노드 및 컨트롤 절연막; 상기 컨트롤 절연막위에 형성된 제어 전극; 상기 제어 전극과 겹치지 않도록 형성되는 소스/드레인;을 구비하며, 상기 전하 저장 노드는 다수 개의 층으로 이루어지며 상기 전하 저장 노드에서 인접한 층의 면적 또는 체적은 서로 상이하며, 상기 스위칭 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막위에 형성된 제어 전극; 및 소스/드레인;을 구비하며, 상기 스위칭 소자의 소스/드레인은 상기 스위칭 소자의 제어전극과 겹치지 않도록 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
3 |
3 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 적어도 하나 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막위에 순차적으로 형성된 전하 저장 노드 및 컨트롤 절연막; 상기 컨트롤 절연막위에 형성된 제어 전극; 상기 제어 전극과 겹치지 않도록 형성되는 소스/드레인;을 구비하며, 상기 전하 저장 노드는 다수 개의 층으로 이루어지며 상기 전하 저장 노드에서 인접한 층의 면적 또는 체적은 서로 상이하며, 상기 스위칭 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막위에 형성된 제어 전극; 및 소스/드레인;을 구비하며, 상기 스위칭 소자의 소스/드레인은 셀 소자와 연결되는 쪽 및 셀 소자와 연결되지 않는 쪽의 모두에 형성되며, 셀 소자와 연결되는 쪽의 소스/드레인은 상기 스위칭 소자의 제어전극과 겹치지 않게 형성되며, 셀 소자와 연결되지 않는 쪽의 소스/드레인은 상기 스위칭 소자의 제어전극과 겹치도록 형성하는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
4 |
4 삭제 |
5 |
5 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 플래시 메모리 셀 스트링은, 상기 셀 소자 및 상기 스위칭 소자의 제어 전극의 측면에 절연성 스페이서를 더 구비하는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
6 |
6 제2항 내지 제3항 중 어느 한 항에 있어서, 상기 스위칭 소자의 소스/드레인은 셀 소자의 소스/드레인보다 높은 농도로 도핑되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
7 |
7 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스위칭 소자는 제어전극 아래에 형성된 게이트 절연막을 더 구비하고, 상기 스위칭 소자의 게이트 절연막은 셀 소자의 투과 절연막, 전하 저장노드 및 컨트롤 절연막과 동일하게 형성되거나, 한층 또는 다층의 절연막으로 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
8 |
8 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 투과 절연막은 한층 또는 다층의 절연막으로 형성되며, 상기 투과 절연막이 다층의 절연막으로 형성되는 경우 투과 절연막에서 인접한 층은 유전상수 또는 밴드갭이 다른 물질들로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
9 |
9 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전하 저장 노드는 도전성 물질로 이루어지며, 상기 전하 저장 노드에서 인접한 층은 식각 선택비가 다른 물질로 구성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
10 |
10 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 컨트롤 절연막은 단층 또는 다층으로 형성되며, 상기 컨트롤 절연막이 다층으로 형성되는 경우 컨트롤 절연막에서 인접한 층은 유전상수 또는 밴드갭이 다른 물질들로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
11 |
11 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제어전극은 단층 또는 다층으로 형성되며, 상기 제어 전극이 다층으로 형성되는 경우 제어 전극에서 인접한 층은 일함수가 다른 물질들로 이루어지는 것을 특징으로 하며, 상기 제어전극을 구성하는 물질은 고농도 도우핑된 Si, 폴리 Si, 폴리 Ge, 폴리 SiGe, 아몰퍼스 Si, 아몰퍼서 Ge, 아몰퍼스 SiGe, 금속산화물, 금속, 금속질화물, 실리사이드 중에서 하나 또는 둘 이상으로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
12 |
12 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제어전극 아래에 채널이 형성되는 영역의 도우핑 농도는 채널이 형성되지 않는 영역의 도우핑 농도보다 높은 것을 특징으로 하는 플래시 메모리 셀 스트링 |
13 |
13 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전하 저장 노드는 워드 라인 방향을 따라 자른 단면에서 "I" 또는 "T"자형으로 이루어지거나, "I" 또는 "T"자형이 수직으로 반복 배치되는 형태로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
14 |
14 제13항에 있어서, 상기 전하 저장 노드는 셀 스트링 방향을 따라 자른 단면에서 "I" 또는 "T"자형으로 이루어지거나, "I" 또는 "T"자형이 수직으로 반복 배치되는 형태로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
15 |
15 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 스위칭 소자에 있어서, 상기 스위칭 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 및 상기 셀 소자와 연결되는 쪽에는 형성되지 않고 셀 소자와 연결되지 않는 쪽에만 형성되는 소스/드레인;을 구비하며, 상기 전하 저장 노드는 다수 개의 층으로 이루어지며 상기 전하 저장 노드에서 인접한 층의 면적 또는 체적이 상이한 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
16 |
16 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 스위칭 소자에 있어서, 상기 스위칭 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 및 상기 셀 소자와 연결되는 쪽 및 상기 셀 소자와 연결되지 않는 쪽에 모두 형성된 소스/드레인;을 구비하며, 상기 전하 저장 노드는 다수 개의 층으로 이루어지며 상기 전하 저장 노드에서 인접한 층의 면적 또는 체적과 상이하며, 상기 소스/드레인은 상기 제어 전극과 겹치지 않게 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
17 |
17 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 스위칭 소자에 있어서, 상기 스위칭 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 및 상기 셀 소자와 연결되는 쪽 및 상기 셀 소자와 연결되지 않는 쪽에 모두 형성된 소스/드레인;을 구비하며, 상기 전하 저장 노드는 다수 개의 층으로 이루어지며 상기 전하 저장 노드에서 인접한 층의 면적 또는 체적과 상이하며, 상기 셀 소자와 연결되는 쪽의 소스/드레인은 제어 전극과 겹치지 않게 형성되고, 상기 셀 소자와 연결되지 않는 쪽의 소스/드레인은 제어 전극과 겹치도록 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
18 |
18 제15항 내지 제17항 중 어느 한 항에 있어서, 상기 전하 저장 노드는 도전성 물질로 이루어지며, 상기 전하 저장 노드에서 인접한 층은 식각 선택비가 다른 물질로 구성되는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
19 |
19 제15항 내지 제17항 중 어느 한 항에 있어서, 상기 전하 저장 노드는 워드 라인 방향을 따라 자른 단면에서 "I" 또는 "T"자형으로 이루어지거나, "I" 또는 "T"자형이 수직으로 반복 배치되는 형태로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
20 |
20 제19항에 있어서, 상기 전하 저장 노드는 셀 스트링 방향을 따라 자른 단면에서 "I" 또는 "T"자형으로 이루어지거나, "I" 또는 "T"자형이 수직으로 반복 배치되는 형태로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
21 |
21 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 셀 소자에 있어서, 상기 셀 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극;을 구비하며, 상기 전하 저장 노드는 다수 개의 층으로 이루어지며 상기 전하 저장 노드에서 인접한 층의 면적 또는 체적은 서로 상이하며, 상기 셀 소자는 소스/드레인을 포함하지 않는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
22 |
22 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 셀 소자에 있어서, 상기 셀 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 및 상기 제어 전극과 겹치지 않도록 형성되는 소스/드레인;을 구비하며, 상기 전하 저장 노드는 다수 개의 층으로 이루어지며 상기 전하 저장 노드에서 인접한 층의 면적 또는 체적과 서로 상이한 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
23 |
23 제21항 내지 제22항 중 어느 한 항에 있어서, 상기 전하 저장 노드는 도전성 물질로 이루어지며, 상기 전하 저장 노드에서 인접한 층은 식각 선택비가 다른 물질로 구성되는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
24 |
24 제21항 내지 제22항 중 어느 한 항에 있어서, 상기 전하 저장 노드는 워드 라인 방향을 따라 자른 단면에서 "I" 또는 "T"자형으로 이루어지거나, "I" 또는 "T"자형이 수직으로 반복 배치되는 형태로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
25 |
25 제24항에 있어서, 상기 전하 저장 노드는 셀 스트링 방향을 따라 자른 단면에서 "I" 또는 "T"자형으로 이루어지거나, "I" 또는 "T"자형이 수직으로 반복 배치되는 형태로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | WO2009099277 | WO | 세계지적재산권기구(WIPO) | FAMILY |
2 | WO2009099277 | WO | 세계지적재산권기구(WIPO) | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | WO2009099277 | WO | 세계지적재산권기구(WIPO) | DOCDBFAMILY |
2 | WO2009099277 | WO | 세계지적재산권기구(WIPO) | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
특허 등록번호 | 10-0941619-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20080204 출원 번호 : 1020080011345 공고 연월일 : 20100211 공고 번호 : 특허결정(심결)연월일 : 20100129 청구범위의 항수 : 24 유별 : H01L 27/115 발명의 명칭 : 고성능 낸드 플래시 메모리 셀 스트링 및 셀 소자 및스위칭 소자 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 경북대학교 산학협력단 대구광역시 북구... |
2 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
2 |
(의무자) 경북대학교 산학협력단 대구광역시 북구... |
제 1 - 3 년분 | 금 액 | 490,500 원 | 2010년 02월 03일 | 납입 |
제 4 년분 | 금 액 | 568,000 원 | 2013년 02월 04일 | 납입 |
제 5 년분 | 금 액 | 568,000 원 | 2014년 01월 27일 | 납입 |
제 6 년분 | 금 액 | 568,000 원 | 2015년 02월 02일 | 납입 |
제 7 년분 | 금 액 | 1,012,000 원 | 2016년 01월 12일 | 납입 |
제 8 년분 | 금 액 | 708,400 원 | 2017년 01월 23일 | 납입 |
제 9 년분 | 금 액 | 708,400 원 | 2018년 01월 29일 | 납입 |
제 10 년분 | 금 액 | 780,000 원 | 2019년 02월 01일 | 납입 |
제 11 년분 | 금 액 | 780,000 원 | 2020년 02월 03일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2008.02.04 | 수리 (Accepted) | 1-1-2008-0091906-30 |
2 | 보정요구서 | 2008.02.15 | 발송처리완료 (Completion of Transmission) | 1-5-2008-0022893-11 |
3 | [출원서등 보정]보정서 | 2008.02.20 | 수리 (Accepted) | 1-1-2008-0124897-70 |
4 | 선행기술조사의뢰서 | 2009.06.15 | 수리 (Accepted) | 9-1-9999-9999999-89 |
5 | 선행기술조사보고서 | 2009.07.10 | 수리 (Accepted) | 9-1-2009-0039723-61 |
6 | 의견제출통지서 | 2009.08.20 | 발송처리완료 (Completion of Transmission) | 9-5-2009-0346934-04 |
7 | [명세서등 보정]보정서 | 2009.10.01 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2009-0606873-92 |
8 | 등록결정서 | 2010.01.29 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0042294-53 |
9 | 출원인정보변경(경정)신고서 | 2018.03.26 | 수리 (Accepted) | 4-1-2018-5051994-32 |
10 | 출원인정보변경(경정)신고서 | 2020.06.23 | 수리 (Accepted) | 4-1-2020-5136893-04 |
기술정보가 없습니다 |
---|
과제고유번호 | 1415083996 |
---|---|
세부과제번호 | 10029944 |
연구과제명 | 고신뢰성3차원NFGM소자개발 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가원 |
연구주관기관명 | 경북대학교 |
성과제출연도 | 2008 |
연구기간 | 200408~201107 |
기여율 | 1 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
[1020080137015] | 고집적 반도체 융합 메모리 소자 및 그 제조방법 | 새창보기 |
---|---|---|
[1020080132872] | 멀티 셀 메모리 장치의 전압 발생 회로 | 새창보기 |
[1020080131068] | AlO-이온 주입에 의해 Al2O3에 형성한 트랩을 전하 저장준위로 이용한 비휘발성 메모리소자 및 그 제조방법 | 새창보기 |
[1020080125613] | 적층형 비휘발성 메모리 셀 소자, 상기 셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 | 새창보기 |
[1020080102335] | 금속 실리사이드 입자를 구비하는 비휘발성 메모리 소자의 제조방법 | 새창보기 |
[1020080095719] | 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080052538] | 다중비트 플래시 메모리 소자 및 그 제조방법 | 새창보기 |
[1020080051952] | 고집적 수직형 플래시 메모리 셀 스트링, 셀 소자, 및 그제조 방법 | 새창보기 |
[1020080011345] | 고성능 낸드 플래시 메모리 셀 스트링 및 셀 소자 및스위칭 소자 | 새창보기 |
[1020080011337] | 고집적 낸드 플래시 메모리 셀 소자 및 셀 스트링 | 새창보기 |
[1020070012606] | 비휘발성 메모리 소자의 구동방법 | 새창보기 |
[1020060120333] | 비휘발성 메모리 소자와 그 제조방법 및 구동방법 | 새창보기 |
[1020060119559] | 비휘발성 메모리 소자 및 그 제조 방법 | 새창보기 |
[1020060083271] | 비 휘발성 메모리 및 그 제조방법 | 새창보기 |
[KST2016009033][서울대학교] | 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF) | 새창보기 |
---|---|---|
[KST2015159288][서울대학교] | 상변화 메모리 셀 및 그의 제조 방법 | 새창보기 |
[KST2015159625][서울대학교] | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
[KST2015159989][서울대학교] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
[KST2015159788][서울대학교] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
[KST2015137540][서울대학교] | 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법 | 새창보기 |
[KST2017007743][서울대학교] | 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device) | 새창보기 |
[KST2015135007][서울대학교] | 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이 | 새창보기 |
[KST2015160753][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | 새창보기 |
[KST2015159156][서울대학교] | 상변화 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2016016716][서울대학교] | 저항 변화 메모리 소자(Resistive random access memory) | 새창보기 |
[KST2015159958][서울대학교] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015159071][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
[KST2015135300][서울대학교] | 칼코제나이드계 박막 증착방법 | 새창보기 |
[KST2015160002][서울대학교] | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | 새창보기 |
[KST2015136740][서울대학교] | 비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
[KST2015160451][서울대학교] | 수직채널 이중 게이트 구조를 갖는 메모리 셀 | 새창보기 |
[KST2015159369][서울대학교] | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 | 새창보기 |
[KST2015160721][서울대학교] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
[KST2015160911][서울대학교] | 상변화 메모리 소자 및 그의 제조방법 | 새창보기 |
[KST2015160069][서울대학교] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
[KST2015142970][서울대학교] | 전자이주 효과를 이용한 메모리 셀 | 새창보기 |
[KST2015136779][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
[KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
[KST2016016184][서울대학교] | 생흡수성 및 생분해성 물질로 제조되는 비휘발성 저항 기억 소자(Bioresorbable and Biodegradable non-volatile resistive memory device) | 새창보기 |
[KST2015159048][서울대학교] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
[KST2015159333][서울대학교] | 다중 비트 상변화 메모리 소자의 단위 셀 | 새창보기 |
[KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
[KST2015135702][서울대학교] | 스트링선택트랜지스터들의 문턱전압을 모니터링하는 SSL 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법 | 새창보기 |
[KST2015160224][서울대학교] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|