맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

고집적 반도체 융합 메모리 소자 및 그 제조방법

  • 기술번호 : KST2015113394
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 고집적 반도체 융합 메모리 소자 및 그 제조방법에 관한 것으로, 커패시터 없는 디램(capacitorless DRAM), 즉 비휘발성 메모리 소자(non-volatile memory device) 및 휘발성 메모리 소자(volatile memory device)를 단일 트랜지스터(transistor)에 구현하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자 및 그 제조방법에 관한 것이다. 이를 위하여, 본 발명에 따른 고집적 반도체 융합 메모리 소자는, 기판, 소스 및 드레인 전극, 터널링 절연막, 부유 게이트, 제어 절연막 및 제어 게이트를 포함하여 구성된다.본 발명에 따르면, 비휘발성 메모리 소자 및 휘발성 메모리 소자를 단일 트랜지스터 상에 구현함으로써 시스템 온 칩을 용이하게 구현할 수 있는 효과가 있다.쇼트키 접합, 도펀트 편석, 열전자, 융합 메모리, 시스템 온 칩
Int. CL H01L 27/115 (2006.01) H01L 21/8247 (2006.01) H01L 27/108 (2006.01) B82Y 10/00 (2011.01)
CPC H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01)
출원번호/일자 1020080137015 (2008.12.30)
출원인 한국과학기술원
등록번호/일자 10-1134353-0000 (2012.04.02)
공개번호/일자 10-2010-0078685 (2010.07.08) 문서열기
공고번호/일자 (20120409) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항 심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.12.30)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최양규 대한민국 대전 유성구
2 최성진 대한민국 대전 유성구
3 한진우 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.12.30 수리 (Accepted) 1-1-2008-0905694-61
2 선행기술조사의뢰서
Request for Prior Art Search		 2010.08.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2010.09.14 수리 (Accepted) 9-1-2010-0058375-89
4 의견제출통지서
Notification of reason for refusal		 2010.09.29 발송처리완료 (Completion of Transmission) 9-5-2010-0433117-51
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.11.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0753403-85
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.11.18 수리 (Accepted) 1-1-2010-0753401-94
7 의견제출통지서
Notification of reason for refusal		 2010.12.30 발송처리완료 (Completion of Transmission) 9-5-2010-0604565-58
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.02.24 수리 (Accepted) 1-1-2011-0133073-70
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.02.24 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0133071-89
10 거절결정서
Decision to Refuse a Patent		 2011.03.30 발송처리완료 (Completion of Transmission) 9-5-2011-0175336-03
11 심사관의견요청서
Request for Opinion of Examiner		 2011.07.08 수리 (Accepted) 7-8-2011-0018583-26
12 등록결정서
Decision to grant		 2012.03.29 발송처리완료 (Completion of Transmission) 9-5-2012-0188782-81
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
16 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
17 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
18 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
19 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
단일 트랜지스터 상에서 비휘발성 메모리 및 휘발성 메모리 중 어느 하나의 동작을 수행하는 고집적 반도체 융합 메모리 소자에 있어서,기판;상기 기판에 형성되어 채널영역과 쇼트키 접합된 부분적인 금속 실리사이드로 형성되고, 홀의 충전이 가능한 도펀트 편석 영역을 포함하는 소스 및 드레인 전극;상기 채널영역의 기판 상부에 형성되는 터널링 절연막;상기 터널링 절연막 상에 형성되는 부유 게이트;상기 부유 게이트 상에 형성되는 제어 절연막; 및상기 제어 절연막 상에 형성되는 제어 게이트를 포함하고,상기 도펀트 펀석 영역은 상기 소스 및 드레인 전극이 상기 채널영역과 맞닿은 측면, 및 상기 소스 및 드레인 전극의 하부에 형성된 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
2 2
제1항에 있어서,상기 기판에 장벽 물질을 주입하여 형성된 부유 바디셀을 더 포함하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
3 3
삭제
4 4
제1항에 있어서,상기 채널영역은 실리콘, 게르마늄, 실리콘 게르마늄, 실리콘 카본, 인장 실리콘, 인장 게르마늄 및 인장 실리콘 게르마늄 중 어느 하나를 포함하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
5 5
제1항에 있어서,상기 소스 및 드레인 전극은 어븀, 이터븀, 사마륨, 이트륨, 가돌륨, 터븀 미 세륨으로 형성된 어느 하나의 물질 그룹을 이용하여 전자를 다수 캐리어로 사용하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
6 6
제1항에 있어서,상기 채널영역은 실리콘 평면형 채널 또는 나노와이어형 채널로 형성되는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
7 7
제2항에 있어서,상기 장벽물질은 BOX 구조, N형 우물 및 실리콘과의 밴드갭 차이가 있는 물질인 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
8 8
제1항에 있어서,상기 소스 및 드레인 전극은 실리콘과 접합하여 금속 실리사이드를 형성할 수 있는 금속을 포함하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
9 9
제1항에 있어서,상기 도펀트 편석 영역은 전자를 다수 캐리어로 사용할 경우, 아세닉 및 주기율표 5족의 물질 중 어느 하나를 포함하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
10 10
제1항에 있어서,상기 도펀트 편석 영역은 홀을 다수 캐리어로 사용할 경우, 보론 및 주기율표 3족의 물질 중 어느 하나를 포함하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자
11 11
단일 트랜지스터 상에서 비휘발성 메모리 및 휘발성 메모리 중 어느 하나의 동작을 수행하는 고집적 반도체 융합 메모리 소자의 제조방법에 있어서,(a)기판에 장벽물질을 주입하여 부유 바디셀을 생성하는 단계;(b)상기 부유 바디셀이 생성된 기판의 상부에 터널링 절연막을 형성하는 단계:(c)상기 터널링 절연막 상에 부유 게이트를 형성하는 단계;(d)상기 부유 게이트 상에 제어 절연막을 형성하는 단계;(e)상기 제어 절연막 상에 제어 게이트를 형성하여 게이트 구조체를 형성하는 단계;(f)상기 게이트 구조체의 일측에 스페이서를 형성하는 단계;(g)금속 실리사이드 공정 전에 이온 주입을 실시하여 이온 주입층을 형성하는 단계;(h)상기 게이트 구조체, 상기 스페이서 및 상기 이온 주입층을 포함하여 금속 막을 형성하는 단계;(i)소스 및 드레인 전극이 홀의 충전이 가능한 도펀트 편석 영역을 포함하도록 하여 쇼트키 접합된 부분적인 금속실리사이드가 되도록 열처리하는 단계; 및 (j)상기 열처리 과정에서 반응하지 않은 금속막을 제거하는 단계를 포함하고, 상기 도펀트 펀석 영역은 상기 소스 및 드레인 전극이 상기 채널영역과 맞닿은 측면, 및 상기 소스 및 드레인 전극의 하부에 형성된 것을 특징으로 하는 고집적 반도체 융합 메모리 소자의 제조방법
12 12
제11항에 있어서,상기 (f)단계는, 소스 및 드레인 전극의 금속 실리사이드를 채널영역에 수직한 방향으로 일정하게 실리사이드 되도록 구성하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자의 제조방법
13 13
제11항에 있어서,상기 (g)단계는,아세닉 및 주기율표 5족의 물질 중 어느 하나를 포함하여 상기 이온 주입층을 형성하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자의 제조방법
14 14
제11항에 있어서,상기 (g)단계는,보론 밀 주기율표 3족의 물질 중 어느 하나를 포함하여 상기 이온 주입층을 형성하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자의 제조방법
15 15
제11항에 있어서,상기 (h)단계는,상기 기판에 비하여 소스 및 드레인 전극의 두께가 얇게 형성되도록 하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자의 제조방법
16 16
제11항에 있어서,상기 (i)단계는,급속열처리 과정(rapid thermal annealing), 퍼니스 열처리 과정(furnace annealing) 및 레이져 열처리 과정(laser annealing) 중 어느 하나의 열처리 과정을 수행하는 것을 특징으로 하는 고집적 반도체 융합 메모리 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.