| 1 |
1
버퍼층, 제1 식각 저지층, 채널층, 배리어층, 제2 식각 저지층, 캡층, 마스크층, 및 패턴화된 포토레지스트층이 순차적으로 적층된 적층 구조물을 형성하는 단계;상기 적층 구조물에서 상기 패턴화된 포토레지스트층 이외의 영역을 상기 제1 식각 저지층의 표면까지 에칭하는 단계;상기 적층 구조물의 에칭된 영역에 선택적 재성장 기법을 통해 재성장층을 형성하는 단계; 및상기 재성장층의 상면에 소스 전극 및 드레인 전극을 각각 형성하고, 상기 소스 전극 및 상기 드레인 전극과 각각 이격된 게이트 전극을 형성하는 단계를 포함하는, 고전자이동도 트랜지스터의 제조 방법
|
| 2 |
2
청구항 1에 있어서, 상기 패턴화된 포토레지스트층은, 고전자이동도 트랜지스터의 소자 단위를 구성하는 상기 적층 구조물의 중심부에 형성되는, 고전자이동도 트랜지스터의 제조 방법
|
| 3 |
3
청구항 2에 있어서, 상기 제1 식각 저지층의 표면까지 에칭하는 단계는, 상기 패턴화된 포토레지스트층 이외의 영역에서 상기 캡층까지를 제거하기 위한 에칭을 수행하는 단계;상기 패턴화된 포토레지스트층 이외의 영역에서 상기 제2 식각 저지층을 제거하기 위한 에칭을 수행하는 단계; 및상기 패턴화된 포토레지스트층 이외의 영역에서 상기 배리어층부터 상기 제1 식각 저지층의 표면까지 에칭을 수행하는 단계를 포함하는, 고전자이동도 트랜지스터의 제조방법
|
| 4 |
4
청구항 2에 있어서, 상기 재성장층은, 상기 적층 구조물의 에칭된 영역의 상기 제1 식각 저지층의 상부에서 상기 채널층의 측면과 접촉하고 상기 채널층의 측면을 감싸는 높이로 형성되는, 고전자이동도 트랜지스터의 제조방법
|
| 5 |
5
청구항 4에 있어서, 상기 재성장층은, 상기 제1 식각 저지층의 상부에서 상기 캡층과 대응되는 높이로 형성되는, 고전자이동도 트랜지스터의 제조방법
|
| 6 |
6
청구항 4에 있어서, 상기 재성장층은, 상기 캡층과 동일한 물질로 이루어지는, 고전자이동도 트랜지스터의 제조방법
|
| 7 |
7
버퍼층의 상부에 채널층, 배리어층, 및 캡층을 포함하는 적층 구조물을 형성하는 단계;상기 적층 구조물의 상단 중심부에 패턴화된 포토레지스트층을 형성하고, 상기 적층 구조물에서 상기 패턴화된 포토레지스트층 이외의 영역을 상기 버퍼층의 표면까지 에칭하는 단계;상기 적층 구조물의 에칭된 영역에 선택적 재성장 기법을 통해 재성장층을 형성하되, 상기 재성장층이 상기 채널층의 측면과 접촉하여 상기 채널층을 감싸도록 하는 단계; 및상기 재성장층의 상면에 소스 전극 및 드레인 전극을 각각 형성하고, 상기 소스 전극 및 상기 드레인 전극과 각각 이격된 게이트 전극을 형성하는 단계를 포함하는, 고전자이동도 트랜지스터의 제조 방법
|
| 8 |
8
청구항 1 내지 청구항 7 중 어느 하나의 항에 기재된 고전자이동도 트랜지스터의 제조방법에 의해 제조된 고전자이동도 트랜지스터
|
